，术语“包括”和“其中”被用作相应的术语“包含”和“其中”的普通的英文等同。另外，在下面的权利要求中，术语“包括”和“包含”是开放性的用语，即除了包括权利要求中在该术语后面所列的元件以外还包括其他元件的系统、设备、物件、或者处理仍然被认为落入该权利要求的范围内。另外，在下面的权利要求中，术语“第一”、“第二”、和“第三”等仅被用作标记，而不意图对它们的对象施加数字要求。
[0068]以上的描述旨在是说明性的而不是限制性的。例如，上述示例(或其一个或多个方面)可以互相结合使用。本领域普通技术人员在阅读以上描述后可以使用其他实施例。另夕卜，在上述详细描述中，各种特征可以被组合在一起，以精简本公开。这不应该被解释为意图所公开但未包含在权利要求中的特征对于任何权利要求来说是不可缺少的。相反，发明的主题可能在于少于具体公开的实施例的全部特征。因此，下面的权利要求被结合到详细描述中，每个权利要求自己形成单独的实施例。本主题的范围应该参考所附权利要求、以及这些权利要求的等同的完整范围来确定。
【主权项】
1.一种时间数字转换器(TDC)，包括: 延迟线，该延迟线包括多个延迟元件，该多个延迟元件被配置为传送第一信号的第一边缘顺序通过所述多个延迟元件； 选择电路，该选择电路被配置为接收所述第一信号，接收预测信息，并且基于所述预测信息来将所述第一信号路由到所述多个延迟元件中的一个延迟元件的输入端；以及 锁存电路，该锁存电路被配置为接收第二信号，在接收到所述第二信号的第二边缘时锁存所述延迟线的多个输出，并且输出对所述第一边缘和所述第二边缘之间的延迟的指示。2.如权利要求1所述的TDC，其中，所述多个延迟元件包括粗延迟元件和第一细延迟元件，其中，所述粗延迟元件具有粗延迟间隔并且所述第一细延迟元件具有细延迟间隔，并且其中，所述粗延迟间隔的持续时间是所述细延迟间隔的持续时间的至少两倍。3.如权利要求2所述的TDC，其中，所述第一细延迟元件的输入端被配置为与所述粗延迟兀件的输出?而親合。4.如权利要求2所述的TDC，其中，所述粗延迟元件的输入端被配置为接收所述第一边缘。5.如权利要求2所述的TDC，包括: 第二细延迟元件，该第二细延迟元件被配置为接收所述第一细延迟元件的输出；并且其中，所述粗延迟元件的输入端被耦合到所述第二细延迟元件的输出端。6.如权利要求1所述的TDC，其中，所述锁存电路的输出端被配置为:在所述第二边缘在锁存器处被接收到时，提供所述多个延迟元件中的第二多个延迟元件中的每个延迟元件的输出状态的表不。7.如权利要求1所述的TDC，其中，所述锁存电路包括多个锁存器，其中，所述多个锁存器中的每个锁存器被耦合到所述多个延迟元件中的一个延迟元件的输出端，并且其中所述锁存电路的输出包括所述多个锁存器中的每个锁存器的输出。8.如权利要求1所述的TDC，其中，所述锁存电路包括高分辨率锁存器，该高分辨率锁存器包括多个子锁存电路，所述高分辨率锁存器被配置为接收所述多个延迟元件中的单个延迟元件的输出并且提供多个高分辨率输出，其中所述多个子锁存电路中的每个子锁存电路包括不同的锁存延迟。9.如权利要求1-8中任一项所述的TDC，包括: 循环路径，该循环路径被配置为向所述延迟线的上游延迟元件提供所述延迟线的下游延迟元件的输出信号。10.如权利要求9所述的TDC，其中，所述循环路径包括缓存，该缓存具有被耦合到所述下游延迟元件的输出端的缓存输入端、和被耦合到所述上游延迟元件的输入端的缓存输出端。11.如权利要求10所述的TDC，其中，所述缓存包括反相器。12.一种提供时间间隔的数字表示的方法，该方法包括: 基于在多路复用器处所接收的预测信息来将第一信号多路复用到延迟线的多个顺序相连的延迟元件中的延迟元件的输入端； 按顺序方式传送所述第一信号的第一边缘通过所述多个顺序相连的延迟元件中的剩余的多个顺序相连的延迟元件； 当在锁存电路处接收到第二信号的第二边缘时，将所述多个顺序相连的延迟元件的多个输出状态锁存在所述锁存电路处；以及 使用所述锁存电路的输出提供对所述第一边缘和所述第二边缘之间的延迟的指示。13.如权利要求12所述的方法，其中，按顺序方式传送所述第一信号的第一边缘通过所述多个顺序相连的延迟元件中的剩余的多个顺序相连的延迟元件包括:传送所述第一边缘顺序通过具有粗延迟间隔的粗延迟元件并通过具有细延迟间隔的细延迟元件， 其中，所述粗延迟间隔的持续时间是所述细延迟间隔的持续时间的至少两倍。14.如权利要求13所述的方法，其中，顺序传送所述第一边缘通过具有粗延迟间隔的粗延迟元件并通过具有细延迟间隔的细延迟元件包括: 传送所述第一边缘通过所述粗延迟元件，以提供所述第一边缘的第一延迟表示；以及 传送所述第一边缘的所述第一延迟表示通过所述细延迟元件。15.如权利要求13所述的方法，在位于所述延迟线的末端处的第二细延迟元件处接收所述第一边缘的第二延迟表示； 传送所述第一边缘的所述第二延迟表示通过所述第二细延迟元件，以提供所述第一边缘的第一循环延迟表示；以及 在所述多个顺序相连的延迟元件中的第一粗延迟元件处接收所述第一边缘的所述第一循环延迟表示，所述第一粗延迟元件位于所述延迟线的近端。16.如权利要求12所述的方法，其中，锁存包括:锁存所述锁存电路的多个锁存器的输出，其中，每个锁存器被耦合到所述多个顺序相连的延迟元件中的一个延迟元件的输出端。17.如权利要求16所述的方法，其中，锁存包括:锁存高分辨率锁存器的多个输出，所述高分辨率锁存器被耦合到所述多个顺序相连的延迟元件中的第二延迟元件的输出端。18.如权利要求12-17中任一项所述的方法，其中，按顺序方式传送所述第一信号的第一边缘通过所述多个顺序相连的延迟元件中的剩余的多个顺序相连的延迟元件包括:将所述第一边缘循环到所述多个顺序相连的延迟元件中的上游延迟元件。19.如权利要求18所述的方法，包括:在所述第一边缘的循环之前，缓存所述多个顺序相连的延迟元件中的下游延迟元件的输出。20.如权利要求18所述的方法，其中，缓存下游延迟元件的输出包括:将所述下游延迟元件的输出反转。21.—种通信设备，包括: 参考生成器，该参考生成器被配置为提供参考频率和相位信息； 数字时间转换器(DTC)，该DTC被配置为接收所述参考频率和相位信息，从基带处理器接收相位调制信息，并且提供相位调制信号；以及 时间数字转换器(TDC)，该TDC被配置为提供针对所述参考生成器或所述DTC的补偿信息，所述TDC包括: 延迟线，该延迟线包括多个延迟元件，该多个延迟元件被配置为传送第一信号的第一边缘顺序通过所述多个延迟元件； 选择电路，该选择电路被配置为接收所述第一信号，接收预测信息，并且基于所述预测信息来将所述第一信号路由到所述多个延迟元件中的一个延迟元件的输入端；以及 锁存电路，该锁存电路被配置为接收第二信号，在接收到所述第二信号的第二边缘时锁存所述延迟线的多个输出，其中，所述锁存电路的输出提供对所述第一边缘和所述第二边缘之间的延迟的指示。22.如权利要求19所述的通信设备，还包括: 放大器，该放大器被配置为接收所述相位调制信号和相应的幅度信号并且提供无线电频率信号。23.如权利要求20所述的通信设备，还包括:被耦合到所述放大器的一个或多个天线。24.如权利要求21所述的通信设备，还包括:解调器，该解调器被配置为接收来自天线的无线电频率信号和经过滤的相位信号，并且提供表示使用所述经过滤的相位信号从所述无线电信号中解调出的数据的数据信号。25.如权利要求22所述的通信设备，其中，发送器被配置用于传输OFDMA信号，并且其中所述发送器被配置为作为用户设备(UE)的一部分进行操作。
【专利摘要】本文公开了提供时间间隔的数字表示的预测性时间数字转换器和方法。在一个示例中，TDC可以包括延迟线、选择电路、和锁存电路。延迟线可以包括多个延迟元件，该多个延迟元件被配置为顺序传送第一信号的第一边缘通过多个延迟元件。选择电路可以被配置为接收第一信号，接收预测信息，并且基于预测信息来将第一信号路由到多个延迟元件中的一个延迟元件的输入端。锁存电路可以接收第二信号，并且可以在接收到第二信号的第二边缘时锁存延迟线的多个输出。锁存电路的输出可以提供对第一边缘和第二边缘之间的延迟的指示。
【IPC分类】H04L7/033
【公开号】CN105703895
【申请号】CN201510745038
【发明人】托马斯·迈耶, 斯蒂芬·特尔蒂尼克
【申请人】英特尔公司
【公开日】2016年6月22日
【申请日】2015年11月5日
【公告号】EP3032359A1, US20160173118