子层310还负责HARQ操作。
[0056] 在UMTS网络中，活跃功率控制被用来改进对例如从UE到B节点的传输的接收。图4 是解说多个多个肥利用W-CDMA多址空中接口与B节点处于通信的示图。在该示例中，肥402 和404在相同频率内同时操作而仅藉由它们的扩展码来被分开。因此，它们易遭受干扰问 题。例如，W非常高的功率进行传送的单个肥402可阻挡B节点406接收来自可能更远离该B 节点406的其它肥(例如，肥404)的传输。
[0057] 为了解决该问题，常规UMTS系统可实现快速闭环功率控制规程，通常被称为内环 功率控制（ILPC)。图5是解说根据本公开的一方面的方法1100的流程图。ILPC规程500可由 图1、2、4和/或8中解说的UE和B节点中的任一者来执行。在框502，B节点估计从特定肥接收 到的上行链路传输的信号干扰比（SIR)并且将所估计的SIR与目标SIR(SIR设定点）进行比 较。基于与目标SIR的比较，B节点可向UE传送反馈W指令UE增大或减小其发射功率。例如， 在框504,如果所估计的SIR小于目标SIR,则B节点可发送指令肥增大其上行链路输出功率 的一个或多个发射功率控制(TPC)命令。否则，在框506,如果所估计的SIR大于目标SIR,则B 节点可发送指令肥减小其上行链路输出功率的一个或多个TPC命令。如果所估计的SIR等于 目标SIR或者在目标SIR的预定范围W内，贝化节点可W不向肥发送TPC命令。TPC传输可W每 时隙发生一次，由此导致每秒1500个传输。对于附加控制，如W下进一步描述的，可通过基 于数据传输是否满足期望的块差错率(BLER)目标利用外环功率控制来改变目标SIR。
[0058] 在ILPC中，下行链路信道的发射功率由网络来确定。例如，功率控制步长大小可取 四个值:0.5、1、1.5或2分贝（dB) dUE生成控制网络发射功率的TPC命令并且将它们发送给 UTRAN。一旦接收到运些TPC命令，UTRAN相应地调整其下行链路功率。
[0059] 除了 ILPC之外，UMTS网络可附加地利用外环功率控制(OLPC) W通过设置用于ILPC 的目标SIR(SIR设定点）来将通信质量保持在期望水平。在UMTS网络中，化PC可被用于上行 链路和下行链路两者，因为快速ILPC被用于上行链路和下行链路通信两者中。在W下解说 性示例中描述上行链路OLPC的一些方面。然而，类似的特征可被用于上行链路和下行链路 OLPC两者中。上行链路OLPC位于RNC中，并且下行链路OLPC位于肥中。
[0060] 图6是解说根据本公开的一方面的用于调整B节点处的目标SIR设定点的化PC规程 600的流程图。OLPC规程600可由图1、2、4和/或8中解说的UE、B节点和/或RNC中的任一者来 执行。目标SIR设定点是基于个体无线电链路的状况和期望上行链路质量来调整的。通过利 用化PC规程600对目标SIR设定点进行的调整使得UE改变其发射功率W达成特定上行链路 质量，诸如块差错率(BLER)目标。在框602,0LPC规程600可通过使B节点在向RNC发送帖之前 W帖可靠性指示符来对所接收到的上行链路用户数据加标签来实现。在一个特定示例中， 该肥可W是UE 110,该B节点可W是B节点108,并且该RNC可W是RNC 106。在本公开的一个 方面，帖可靠性指示符可W是对所接收到的用户数据的CRC校验的结果。
[0061 ]如果RNC确定来自肥的传输质量正在改变，则RNC可命令B节点相应地改变其SIR目 标。例如，传输质量可W基于传输的化ER。在判定框604，如果确定收到上行链路质量比期望 质量更好（例如，传输的化ER比期望目标化ER更好），则化PC规程600行进至框606;否则， 化PC规程600行进至框608。在框606，RNC可命令B节点减小目标SIR。在框608，RNC可命令B节 点增大目标SIR。随后ILPC(例如，ILPC规程500)将使UE增大或减小其发射功率W满足新的 目标SIR。因此，传输的BLE时尋满足期望目标BLER。
[0062]如果接收机支持帖提前终止(FET)，则在接收机侧执行对所传送帖的多次解码尝 试，并且如果在其中任何解码尝试解码成功，则接收机通过确收或反馈信道来发信号通知 传输终止。在本公开的各个方面，接收机可W是图1、2、4和/或8中解说的UE和B节点中的任 一者。利用FET允许发送方提前(例如，在TTI结束之前)终止传输，由此减少系统中的干扰， 运导致无线电资源的节省并且减小调制解调器功耗。多次解码尝试(例如，两次或更多次） 可被展布在整个TTI上W便增大帖提前终止的机会。
[0063] 帖提前终止
[0064] 图7是解说根据本公开的一方面的利用相同TTI期间的多次解码尝试的上行链路 FET规程700的示图。上行链路FET规程700可由图1、2、4和/或8中解说的肥和B节点中的任一 者来执行。在该解说性示例中，在一个TTI期间考虑两次解码尝试。在其它示例中，在相同 TTI期间可执行不止两次解码尝试。TTI可W为10毫秒(ms)TTI、20ms TTI、40ms TTI或80ms TTI。在一个示例中，B节点可在专用物理数据信道(DPDCH)702中从UE接收数据帖。B节点在 第一时间点Tl执行第一解码尝试A，并且在第二时间点T2执行第二解码尝试B。在一些示例 中，该解码可W每预定数目的时隙（例如，3个时隙）或者特定时间区间（例如，10ms)尝试一 次。接收机在第一尝试A处尝试解码数据帖，并且如果未成功，则将在第二尝试B处再次尝试 解码该帖。如果第二解码尝试成功，则B节点可例如使用下行链路专用物理控制信道 (DPCCH)704向UE发送ACK(确收成功帖解码）。响应于来自B节点的ACK，UE可对其上行链路 760 (例如，DPCCH/DPDCH)执行提前终止。例如，肥可在该TTI的剩余部分期间关闭其接收机 和/或发射机，并且B节点可停止向UE进行传送。可在下行链路中执行类似的FET规程。在下 行链路FET规程中，肥在成功的提前帖解码之后停止接收数据帖。
[0065] 在一些情景中使用化PC规程(例如，OLPC规程600)设置提前解码尝试时的化邸目 标是有用的。然而，如果提前解码尝试中设置的BLER目标较高W使得所达成的最终BLER不 满足数据帖的化ER要求，贝阿能产生问题。在W下的解说性示例中，假定在相同TTI中针对 收到数据帖执行两次解码尝试(尝试A和尝试B)。如W下表1中所示，典型的OLPC无论何时只 要第一尝试A处的解码失败就增大SIR设定点，并且无论何时只要第一尝试A处的解码成功 就减小SIR设定点。在实效上，OLPC将忽略第二尝试B处的解码状态。通过忽略第二尝试B (即，最终尝试)处的解码状态，典型的OLPC将不能够确保SIR设定点满足数据帖的期望BLER 目标。
[0067] 表 1
[0068] 本公开的各方面提供了改进的化PC机制，其中当在较早解码尝试时W - BLm?为目 标时，最终达成的化ER可满足该数据帖的总体期望化邸。图8是解说采用处理系统814的装 置800的硬件实现的示例的示图。根据本公开的各个方面，元素、或元素的任何部分、或者元 素的任何组合可W用包括一个或多个处理器804的处理系统814来实现。例如，装置800可W 是如在图1、2和/或4中的任一者或多者中解说的UE、B节点和/或RNC。处理器804的示例包 括:微处理器、微控制器、数字信号处理器(DSP)、现场可编程口阵列(FPGA)、可编程逻辑器 件(PLD)、状态机、n控逻辑、分立的硬件电路、W及其他配置成执行本公开中通篇描述的各 种功能性的合适硬件。即，如在装置800中利用的处理器804可被用于实现贯穿本公开描述 且例如在图5、6和/或9-12中解说的任一个或多个过程。
[0069] 在该示例中，处理系统814可被实现成具有由总线802-般化地表示的总线架构。 取决于处理系统814的具体应用和总体设计约束，总线802可包括任何数目的互连总线和桥 接器。总线802将包括一个或多个处理器(一般地由处理器804表示）、存储器805和计算机可 读介质(一般地由计算机可读介质806表示）的各种电路链接在一起。总线802还可链接各种 其它电路，诸如定时源、外围设备、稳压器和功率管理电路，运些电路在本领域中是众所周 知的，且因此将不再进一步描述。总线接口808提供总线802与通信接口（被表示为收发机 810)之间的接口。收发机810提供用于通过传输介质与各种其它装置通信的手段。取决于该 装置的本质，也可提供用户接口812(例如，按键板、显示器、扬声器、话筒、操纵杆、触摸板、 触摸屏、姿势传感器）。
[0070] 处理器804负责管理总线802和一般性处理，包括对存储在计算机可读介质806上 的软件或可执行指令的执行。软件在由处理器804执行时使处理系统814执行在图5、6和/或 9-12中针对任何特定装置描述的各种功能。计算机可读介质806还可被用于存储由处理器 804在执行软件时操纵的数据。
[0071] 在本公开的一个方面，处理器804可包括外环功率控制（OLPC)块820，其包括MS-OLPC块822和MP-OLPC块824 eMP-OLPC块824可被配置成在MP-OLPC代码826 (功率控制代码） 被处理器804执行时执行图9-10中所解说的MP-OLPC规程和功能。MS-化PC块822可被配置成 在MS-OLPC代码828 (功率控制代码)被处理器804执行时执行图11-12中所解说的MS-OLPC规 程和功能。处理器804还包括内环功率控制（ILPC)块830，其可被配置成在ILPC代码832被处 理器804执行时执行各种ILPC功能，诸如关于图5和/或9-12所描述的那些功能。处理器804 可包括帖解码块834,其可被用来解码数据帖。计算机可读介质806可被用来存储在化PC和 ILPC规程中使用的各种数据和变量。例如，一个或多个SIR设定点836和一个或多个化ER 838可被存储在计算机可读介质806中。SIR设定点836和BLER 838可被用于图5、6和/或9-12 中解说的OLPC和/或ILPC规程中。
[0072] 处理系统中的一个或多个处理器804可W执行软件。软件应当被宽泛地解释成意 为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、 例程、子例程、对象、可执行件、执行的线程、规程、函数等，无论其是用软件、固件、中间件、 微代码、硬件描述语言、还是其他术语来述及皆是如此。软件可驻留在计算机可读介质806 上。计算机可读介质806可W是非瞬态计算机可读介质。作为示例，非瞬态计算机可读介质 包括：磁存储设备（例如，硬盘、软盘、磁条）、光盘（例如，压缩碟（CD)或数字多功能碟 (DVD))、智能卡、闪存设备(例如，记忆卡、记忆棒、或钥匙驱动器）、随机存取存储器(RAM)、 只读存储器（ROM)、可编程ROM(PROM)、可擦式PROM化PROM)、电可擦式PROM化EPROM)、寄存 器、可移动盘、W及任何其他用于存储可由计算机访问和读取的软件和/或指令的合适介 质。计算机可读介质806可W驻留在处理系统814中、在处理系统814外部、或跨包括该处理 系统814在内的多个实体分布。计算机可读介质806可W实施在计算机程