(3)本实用新型的射极耦合式非对称触发电路中设计有无源型滤波电路，因此本实用新型能有效的去掉外部的电磁干扰，确保系统的性能稳定。
【附图说明】
[0016]图1为本实用新型的整体结构示意图。
[0017]图2为本实用新型的逻辑保护射极耦合式放大电路的结构示意图。
【具体实施方式】
[0018]下面结合实施例及附图，对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
[0019]如图1所示，本实用新型主要由用于图像采集的图像传感器，与图像传感器相连接并为其提供驱动电流的驱动电路，与驱动电路相连接的处理电路，与处理电路相连接的光束激发式逻辑放大电路，以及串接在光束激发式逻辑放大电路与驱动电路之间的逻辑保护射极耦合式放大电路组成。为确保能充分的去除外部电磁干扰和因电流突变所产生的电流脉冲，本实用新型还特意设有与驱动电路和处理电路相连接的射极耦合式非对称触发电路。
[0020]所述光束激发式逻辑放大电路主要由功率放大器P1，与非门IC1，与非门IC2，与非门IC3，负极与功率放大器Pl的同相端相连接、正极经光二极管D2后接地的极性电容C13，一端与极性电容C13的正极相连接、另一端经二极管D3后接地的电阻R15，正极与电阻R15和二极管D3的连接点相连接、负极接地的极性电容C14，一端与与非门ICl的负极输入端相连接、另一端与功率放大器Pl的同相端相连接的电阻R16，串接在功率放大器Pl的反相端与输出端之间的电阻R17，一端与与非门ICl的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R18，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C15，以及一端与极性电容C14的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R19组成。
[0021]所述与非门ICl的正极输入端与功率放大器Pl的反相端相连接，其输出端与与非门IC2的正极输入端相连接；与非门IC3的正极输入端与功率放大器Pl的输出端相连接，其输出端则与处理电路相连接。
[0022]所述射极耦合式非对称触发电路主要由射极耦合式非对称电路，以及与其输出端相连接的无源π型滤波电路组成。其中，射极耦合式非对称电路由三极管Q1，三极管Q2，三极管Q3，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8及电容C3、电容C4和电容C5组成。
[0023]无源Ji型滤波电路为由电容Cl、电容C2，以及串接在电容Cl的正极与电容C2的正极之间的电阻R8所组成的低通滤波电路。根据实际需求，该无源型滤波电路也可以为高通滤波电路。连接时，电容Cl的负极与电容C2的负极相连接，以确保电阻R8、电容Cl和电容C2之间形成一个回路。而电容Cl的正极和负极则形成本实用新型的输出端。为确保使用效果，电容Cl和电容C2均为贴片电容。
[0024]其中，电阻R5和电容C3相并联，形成一级滤波电路；电阻R4与电容C4相并联，形成二级滤波电路；电阻Rl与电容C5相并联，形成三级滤波电路。
[0025]连接时，一级滤波电路串接在三极管Q2的发射极与三极管Q3的基极之间，电阻R7串接在三极管Q3的集电极与二极管Q2的集电极之间，电阻R3串接在三极管Ql的集电极与三极管Q2的集电极之间，二级滤波电路则串接在三极管Ql的发射极与电容C2的负极之间，而三级滤波器则串接在三极管Ql的基极与电容C2的负极之间。
[0026]所述电阻R2串接在三极管Ql的基极与电容C2的负极之间，而电阻R6则串接在三极管Q3的基极与电容C2的负极之间。为确保使用效果，该三极管Q2的基极与三极管Ql的集电极相连接，其集电极与电容C2的正极相连接，三极管Q2的发射极与三极管Q3的发射极均接地。
[0027]本实用新型所述的驱动电路由高速驱动芯片K，三极管Q4，电阻R12，电阻R13，电阻R14，电容Cll及极性电容C12组成。其中，电阻R12的一端与高速驱动芯片K的FX管脚相连接、另一端与三极管Ql的基极相连接，电阻R13的一端与高速驱动芯片K的Fl管脚相连接、另一端经电容Cll后与高速驱动芯片K的FC管脚相连接，电阻R14的一端与三极管Q4的发射极相连接、另一端经极性电容C12后与高速驱动芯片K的BE管脚相连接。同时，三极管Q4的集电极接地，且所述的图像传感器则直接与高速驱动芯片K的F2管脚相连接。
[0028]为确保射极耦合式非对称触发电路能正确的作用于高速驱动芯片K，因此该高速驱动芯片K的BN端需要与电容Cl的正极相连接。
[0029]所述的处理电路由驱动芯片U，二极管D1，电阻R9，电阻R10，电阻R11，电容C6，电容C7，电容C8及电容C9组成。连接时，二极管Dl的P极与驱动芯片U的SW管脚相连接，其N极经极性电容C6后接地的，电阻R9的一端与二极管Dl的N极相连接、另一端经电阻RlO后接地，电容C7的一端与驱动芯片U的COMP管脚相连接、另一端接地的，电阻Rll的一端与驱动芯片U的COMP管脚相连接、另一端经电容C8后接地，而电容C9的一端与驱动芯片U的SS管脚相连接、另一端接地。所述与非门IC3的输出端则与驱动芯片U的ST管脚相连接。
[0030]同时，电阻R9和电阻RlO的连接点还与驱动芯片U的FB管脚相连接，驱动芯片U的MIN管脚与高速驱动芯片K的Ml管脚相连接，驱动芯片U的MOUT管脚与高速驱动芯片K的M2管脚相连接。所述驱动芯片U的SI管脚需要与电容Cl的负极相连接。为确保使用效果，所述驱动芯片U优先采用LT1942型集成芯片来实现，而高速驱动芯片K则优先采用EMD2050型集成芯片来实现。
[0031]所述逻辑保护射极耦合式放大电路的结构如图2所示，其由三极管Q5，三极管Q6，功率放大器P2，功率放大器P3，串接在功率放大器P2的反相端与输出端之间的电阻R21，串接在功率放大器P3的同相端与输出端之间的极性电容C18，串接在功率放大器P2的同相端与三极管Q5的集电极之间的电阻R20，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R22，与电阻R22相并联的电容C17，负极与功率放大器P2的同相端相连接、正极经电阻R23后与三极管Q5的发射极相连接的极性电容C16，串接在三极管Q6的基极与极性电容C16的正极之间的电阻R24，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D4和电阻R25后与功率放大器P2的输出端相连接的电容C19，P极与功率放大器P3的输出端相连接、N极经电阻R27和电阻R26后与稳压二极管D4与电阻R25的连接点相连接的二极管D5，以及P极与电容C19的负极相连接、N极与二极管D5与电阻R27的连接点相连接的稳压二极管D6组成。
[0032]同时，所述三极管Q5的基极与极性电容C16的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器P2的反相端相连接；三极管Q6的集电极与功率放大器P4的反相端相连接，功率放大器P3的同相端与功率放大器P2的输出端相连接。
[0033]而在连接时，该极性电容C16的正极要与与非门IC2的负极输入端相连接，而电阻R27与电阻R26的连接点则与驱动芯片U的COMP管脚相连接。
[0034]如上所述，便可较好的实现本实用新型。<