br>【主权项】
1.一种基于逻辑保护射极耦合式的新型光束激发式图形处理系统，主要由图像传感器，与该图像传感器相连接的驱动电路，以及与驱动电路相连接的处理电路组成，其特征在于，本系统还设有分别与驱动电路和处理电路相连接的射极耦合式非对称触发电路，与处理电路相连接的光束激发式逻辑放大电路，以及串接在光束激发式逻辑放大电路与驱动电路之间的逻辑保护射极耦合式放大电路；所述射极耦合式非对称触发电路主要由射极耦合式非对称电路，以及与其输出端相连接的无源π型滤波电路组成；其中，所述射极耦合式非对称电路由三极管Q1，三极管Q2，三极管Q3，串接在三极管Q2的发射极与三极管Q3的基极之间的一级滤波电路，串接在三极管Q3的集电极与二极管Q2的集电极之间的电阻R7，串接在三极管Ql的集电极与三极管Q2的集电极之间的电阻R3，串接在三极管Ql的发射极与无源π型滤波电路之间的二级滤波电路，串接在三极管Ql的基极与无源π型滤波电路之间的三级滤波器，以及串接在三极管Ql的基极与无源π型滤波电路之间的电阻R2和串接在三极管Q3的基极与无源型滤波电路之间的电阻R6组成；所述三极管Q2的基极与三极管Ql的集电极相连接，其集电极与无源型滤波电路相连接，所述三极管Q2的发射极与三极管Q3的发射极均接地；所述光束激发式逻辑放大电路主要由功率放大器Pl，与非门ICl，与非门IC2，与非门IC3，负极与功率放大器Pl的同相端相连接、正极经光二极管D2后接地的极性电容C13，一端与极性电容C13的正极相连接、另一端经二极管D3后接地的电阻R15，正极与电阻R15和二极管D3的连接点相连接、负极接地的极性电容C14，一端与与非门ICl的负极输入端相连接、另一端与功率放大器Pl的同相端相连接的电阻R16，串接在功率放大器Pl的反相端与输出端之间的电阻R17，一端与与非门ICl的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R18，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C15，以及一端与极性电容C14的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R19组成；所述与非门ICl的正极输入端与功率放大器Pl的反相端相连接，其输出端与与非门IC2的正极输入端相连接；与非门IC3的正极输入端与功率放大器Pl的输出端相连接，其输出端则与处理电路相连接；所述逻辑保护射极耦合式放大电路主要由三极管Q5，三极管Q6，功率放大器Ρ2，功率放大器Ρ3，串接在功率放大器Ρ2的反相端与输出端之间的电阻R21，串接在功率放大器Ρ3的同相端与输出端之间的极性电容C18，串接在功率放大器Ρ2的同相端与三极管Q5的集电极之间的电阻R20，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R22，与电阻R22相并联的电容C17，负极与功率放大器Ρ2的同相端相连接、正极经电阻R23后与三极管Q5的发射极相连接的极性电容C16，串接在三极管Q6的基极与极性电容C16的正极之间的电阻R24，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D4和电阻R25后与功率放大器Ρ2的输出端相连接的电容C19，P极与功率放大器Ρ3的输出端相连接、N极经电阻R27和电阻R26后与稳压二极管D4与电阻R25的连接点相连接的二极管D5，以及P极与电容C19的负极相连接、N极与二极管D5与电阻R27的连接点相连接的稳压二极管D6组成；所述三极管Q5的基极与极性电容C16的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器Ρ2的反相端相连接；三极管Q6的集电极与功率放大器Ρ4的反相端相连接，功率放大器Ρ3的同相端与功率放大器Ρ2的输出端相连接；所述极性电容C16的正极与与非门IC2的负极输入端相连接，而电阻R27与电阻R26的连接点则与处理电路相连接。
2.根据权利要求1所述的一种基于逻辑保护射极耦合式的新型光束激发式图形处理系统，其特征在于，所述无源π型滤波电路由电容Cl、电容C2，以及串接在电容Cl的正极与电容C2的正极之间的电阻R8组成；所述三极管Q2的集电极则与电容C2的正极相连接；电容Cl的正极和负极则形成输出端。
3.根据权利要求2所述的一种基于逻辑保护射极耦合式的新型光束激发式图形处理系统，其特征在于，所述驱动电路由高速驱动芯片K，三极管Q4，一端与高速驱动芯片K的FX管脚相连接、另一端与三极管Ql的基极相连接的电阻R12，一端与高速驱动芯片K的Fl管脚相连接、另一端经电容Cll后与高速驱动芯片K的FC管脚相连接的电阻R13，以及一端与三极管Q4的发射极相连接、另一端经极性电容C12后与高速驱动芯片K的BE管脚相连接的电阻R14组成；所述三极管Q4的集电极接地，且所述的图像传感器则直接与高速驱动芯片K的F2管脚相连接；同时，该高速驱动芯片K的BN端还与电容Cl的正极相连接。
4.根据权利要求3所述的一种基于逻辑保护射极耦合式的新型光束激发式图形处理系统，其特征在于，所述的处理电路由驱动芯片U，P极与驱动芯片U的SW管脚相连接、N极经极性电容C6后接地的二极管D1，一端与二极管Dl的N极相连接、另一端经电阻RlO后接地的电阻R9，一端与驱动芯片U的COMP管脚相连接、另一端接地的电容C7，一端与驱动芯片U的COMP管脚相连接、另一端经电容C8后接地的电阻R11，以及一端与驱动芯片U的SS管脚相连接、另一端接地的电容C9组成；所述电阻R9和电阻RlO的连接点还与驱动芯片U的FB管脚相连接；所述驱动芯片U的MIN管脚与高速驱动芯片K的Ml管脚相连接，驱动芯片U的MOUT管脚与高速驱动芯片K的M2管脚相连接；所述与非门IC3的输出端则与驱动芯片U的ST管脚相连接，而电阻R27与电阻R26的连接点则与驱动芯片U的COMP管脚相连接。
5.根据权利要求4所述的一种基于逻辑保护射极耦合式的新型光束激发式图形处理系统，其特征在于，在驱动芯片U的MIN管脚与MOUT管脚之间还串接有电容C10。
6.根据权利要求5所述的一种基于逻辑保护射极耦合式的新型光束激发式图形处理系统，其特征在于，所述的驱动芯片U为LT1942型集成芯片。
7.根据权利要求6所述的一种基于逻辑保护射极耦合式的新型光束激发式图形处理系统，其特征在于，所述高速驱动芯片K为EMD2050型集成芯片。
【专利摘要】本实用新型公开了一种基于逻辑保护射极耦合式的新型光束激发式图形处理系统，主要由图像传感器，与该图像传感器相连接的驱动电路，以及与驱动电路相连接的处理电路组成，其特征在于，本系统还设有分别与驱动电路和处理电路相连接的射极耦合式非对称触发电路，与处理电路相连接的光束激发式逻辑放大电路，以及串接在光束激发式逻辑放大电路与驱动电路之间的逻辑保护射极耦合式放大电路。本实用新型的整体结构非常简单，在结合射极耦合式非对称触发电路后，其处理速度较传统的有了很大的提高，处理1028×1028像素的图片仅需0.3s，为传统处理速度的20倍以上。
【IPC分类】H04N1-00, H04N1-40, H04N1-04
【公开号】CN204316598
【申请号】CN201420740190
【发明人】谢静, 周鹏程
【申请人】成都创图科技有限公司
【公开日】2015年5月6日
【申请日】2014年11月28日