U 3的共模输入端完成信息发送。
[0022]BIT信息接收电路由三个终端电阻Rd和两个迟滞比较器U ^和U 12组成，每个终端电阻Rd/2处引出的信号即为三个差分通道传输的共模信号Rai0 Gcn, Bail，通过迟滞比较器对接收的共模信号R?、Gcn, B。?进行比较、运算，完成BIT信息解码，恢复出BIT data、BITclko终端电阻Rd同时也作为视频信号接收器的终端电阻，视频信号经过接收器/均衡器恢复视频的高频内容，同时提供平坦的增益，再通过模拟延迟提供正确的时序。
[0023]虽然在本例图示中使用RGB模拟基色视频信号的一个实施例，但可以很容易理解，其它种类的差分视频信号传输链路，也可以使用本实用新型描述的电路来传输BIT信号。
[0024]工作原理:
[0025]当BIT信号BITdata、811；115输入到可控增益放大器U 4、1]5进行电平调节后，送给编码电路完成编码，如图1所示电路，编码电路由反相器1]6和U9、加法器1]7和U 1(]、固定增益放大器(2倍)U8组成，进过编码电路运算，我们很容易得到如下关系式:
[0026]Rcn = KX (BITdata - BITclk)/2+ Vnildsupply①
[0027]Gcn = KX (-2BITdata)/2 + Vnidsupply②
[0028]Bcn = KX (BITdata + BITclk)/2+ Vnildsupply③
[0029]其中:
[0030]K表示中间电源电压(Vnudsupply)共模脉冲电压的峰值偏差，其值是由可控增益放大器u4、U5决定的；
[0031]BITdatJP BIT elk是单位加权项，对于逻辑I为+1，对于逻辑O为。
[0032]这种编码方案产生数值为零的净交流共模电压，如图4所示，这样可以减少来自电缆的共模电磁福射。编码的结果分别输入到差分放大器UpUjP U 3的共模输入端完成信息发送。
[0033]当双绞线上的含共模信号的差分视频信号到达终端电阻&后，差分视频信号和共模信号分别接收，分别由终端电阻&的1/2抽头处提取的信号即为链路上传输的三个共模信号Rm、Gcn, Bcn,由关系式①、②、③可得出:
[0034]BITdata = (Bcn + Rcn) - Gcn④
[0035]BITclk= Bcn - Rcn⑤
[0036]由关系式④、⑤的逻辑关系设计迟滞比较器电路解码BIT数据。
[0037]注意到图1、图2、图3所示均为电路结构示意图，电路中的电源及去耦等因素在本说明中未做考虑。同样，示例中提及的加法器、反向器、可控增益放大器、固定增益放大器、迟滞比较器、差分放大器等器件均为电子领域的通用器件名称，并不是某个电路的特指，所有使用通种功能电路实现本新型的方法，皆应属于本实用新型的涵盖范围。
【主权项】
1.一种使用三线差分视频链路传输BIT信息的电路，其特征在于包含信息发送电路和接收电路两个组成部分，发送电路包含增益调节电路、编码电路和三个完全一致的差分放大器Up UjPU3组成，接收电路由三个终端电阻Rd和两个迟滞比较电路组成，BIT信息经增益调节电路调节电平，送入编码电路，编码后送入差分放大器共模输入端，随视频信号发送，包含BIT信息的视频信号经终端电阻取出共模信号，送入迟滞比较电路运算，恢复BIT?目息O2.如权利要求1所述的一种使用三线差分视频链路传输BIT信息的电路，其特征在于所述的增益调节电路由可控增益放大器U4、U5组成，BIT数据输入信号BITdata接至可控增益放大器1]4输入端，BIT &接至可控增益放大器U 5输入端，level端子由外部提供电压参考，接至可控增益放大器U4、仏的增益控制端。3.如权利要求1所述的一种使用三线差分视频链路传输BIT信息的电路，其特征在于所述的编码电路由反相器1]6和U 9、加法器1]7和U 10、固定增益放大器U8组成，可控增益放大器U5的输出elk经过反相器U 6接入加法器U 7的输入端，可控增益放大器U 4的输出data接入加法器1]7的另一输入端，加法器U 7的输出接入差分放大器U 4勺共模输入端，data经过固定增益放大器U8输出到反相器U 9输入端，反向器U 9输出接到差分放大器U 2的共模输入端，data和elk分别接入加法器U1。的两个输入端，加法器U i。输出接到差分放大器U 3的共模输入端。4.如权利要求1所述的一种使用三线差分视频链路传输BIT信息的电路，其特征在于所述的接收电路中每个终端电阻Rd/2处引出的信号即为三个差分通道传输的共模信号R?，通过迟滞比较器对接收的共模信号RailAai0BJi行比较、运算，完成BIT信息解码，恢复出 BITdata、BITclk。5.如权利要求1所述的一种使用三线差分视频链路传输BIT信息的电路，其特征在于所述的迟滞比较电路中Rj^妾入迟滞比较器U ^的反向输入端，B。?接入迟滞比较器U η的同向输入端，U11输出端经串行端接电阻R s后即可得到BIT clk,心串接电阻R 1后接入迟滞比较器U12的同向输入端，Bail串接电阻R2后接入迟滞比较器U12的同向输入端，G M串接电阻R3后接入迟滞比较器U12的反向输入端，U 12的两个输入端分别与地通过电容C 1、C2连接，迟滞比较器U12输出端经串行端接电阻R s后即可得到BIT data06.如权利要求1所述的一种使用三线差分视频链路传输BIT信息的电路，其特征在于所述的编码电路产生数值为零的净交流共模电压，可以减少来自电缆的共模电磁辐射。
【专利摘要】本实用新型公开了一种使用差分放大器共模信号传输信息的电路，特别涉及一种使用三线制差分视频链路传输BIT（Built？In？Test）信息的电路，属于电子设备机内自检BIT领域。该电路包含发送电路和接收电路，BIT信息经过电平调节后，输入编码电路，产生数值为零的净交流共模电压，该共模电压进入差分放大器共模输入端随视频信号传输；接收电路由终端电阻网络和迟滞比较器电路组成，共模电压经过迟滞比较器解码恢复BIT信息。本实用新型使用独特的共模电平编码方案，很好的减少了来自电缆的共模电磁辐射；依托平衡传输技术，BIT信息可随视频远距离传输；电路实现简单、灵活，降低系统/设备间互联成本，对系统/设备高集成度、小型号起到推动作用。
【IPC分类】H04N5/14, H04N7/10
【公开号】CN204948179
【申请号】CN201520209915
【发明人】符鹤
【申请人】符鹤
【公开日】2016年1月6日
【申请日】2015年4月9日