一种音箱功放电路的制作方法
【技术领域】
[0001]本实用新型涉及音箱技术领域，尤其涉及一种音箱功放电路。
【背景技术】
[0002]功放电路，尤其是音箱所使用的D类音频功率功放电路，由于其保真度高、使用方便，成为越来越多高端音箱的选择。然而D类音频功放电路对波形保真度要求高，即使是采用同样的D类音频功率放大芯片，若外围电路不能使得放大芯片输出的波形具有较高的保真度，则最终输出至喇叭的音色也达不到预期的要求。
【发明内容】
[0003]本实用新型所要解决的技术问题在于，针对现有技术的上述不足，提出一种保真度较高的音箱功放电路。
[0004]本实用新型解决其技术问题采用的技术方案是，提出一种音箱功放电路，其包括:
[0005]IRS2092 芯片；
[0006]前级信号输入模块，用于将前级信号输入至IRS2092芯片；
[0007]两个功率放大模块；
[0008]辅助电源模块，用于调节输出至IRS2092芯片的电压；
[0009]低通滤波模块，连接至功率放大模块；
[0010]继电器延时接通控制模块，用于控制继电器的吸合进而控制是否输出音频信号。
[0011]进一步地，所述前级信号输入模块包括:电阻R1、电阻R2、电阻R5、电阻R6、电容C1、电容C2、电容C3、电容C5、电容C6、电容C15、电容C10、电容C16 ;所述电阻R1 —端接入前级信号输入端，另一端串联电阻R2、电容C2、电阻R5、电容C5后接入IRS2092芯片第三管脚；所述电容C1 一端接地，另一端接入电阻R1与电阻R2之间；所述电容C6 —端接入IRS2092芯片第四管脚，另一端接入电阻R5 ;所述电阻R6 —端接地，另一端接入电容C5 ;所述电容C10 —端接入IRS2092芯片第五管脚，另一端接入IRS2092芯片第六管脚；所述电容C16 一端接地，另一端接入IRS2092芯片第六管脚。
[0012]进一步地，两个功率放大模块包括M0S管Ql、M0S管Q2、由二极管D2与电阻R12构成的第一并联支路，由二极管D4与电阻R20构成的第二并联支路；所述第一并联支路一端连接至IRS2092芯片第13管脚，另一端连接至M0S管Q1栅极；M0S管Q1源级连接至M0S管Q2漏极；所述第二并联支路一端连接至IRS2092芯片第10管脚，另一端连接至M0S管Q2栅极；M0S管Q1源级分别连接至IRS2092芯片第九管脚以及电源输入端；所述M0S管Q2漏极连接至继电器延时接通控制模块，所述M0S管Q1漏极连接至低通滤波模块。
[0013]进一步地，所述辅助电源模块包括三极管Q4、偏置电阻R28、电容C11、电阻R27、电容C18以及并联设置的二极管DZ2和电容C17 ;所述三极管Q4基极连接至二极管DZ2负极，所述三极管集电极串联偏置电阻R28后接地，所述三极管发射极连接至电容C18—端，电容C18另一端连接至二极管DZ2正极以及电容C11，电容C11另一端连接至IRS2092芯片第12管脚。
[0014]进一步地，所述低通滤波模块包括电感L1，电阻R3、电阻R21、电阻R22、电容C4、电容C14 ;电阻R3、电容C4串联连接形成第一串联支路，电阻R21、电容C14串联连接型材第二串联支路；所述第一串联支路、第二串联支路与电阻R22并联后一端连接至IRS2092芯片第13管脚，另一端连接至音频输出端。
[0015]进一步地，所述继电器延时接通控制模块包括电感L2、二极管DZ1、电阻R13、电容C9、三极管Q3 ;电感L2—端分别连接至电源输入端以及电阻R13—端，电阻R13另一端连接至三极管Q3基极；电感L2另一端连接至三极管Q3集电极；二极管DZ 1 一端接地，另一端连接至电阻R13 ;电容C9 一端连接至三极管Q3基极与地，另一端连接至三极管Q3发射极。
[0016]本实用新型通过具体设置IRS2092的外围电路，并增设辅助电源模块与电器延时接通控制模块使得IRS2092的工作稳定性更高。
【附图说明】
[0017]图1为本实用新型音箱功放电路的原理框图；
[0018]图2为本实用新型音箱功放电路的电路原理图。
【具体实施方式】
[0019]以下是本实用新型的具体实施例并结合附图，对本实用新型的技术方案作进一步的描述，但本实用新型并不限于这些实施例。
[0020]请参照图1、图2，本实用新型音箱功放电路包括:IRS2092芯片；
[0021]前级信号输入模块，用于将前级信号输入至IRS2092芯片；
[0022]两个功率放大模块；
[0023]辅助电源模块，用于调节输出至IRS2092芯片的电压；
[0024]低通滤波模块，连接至功率放大模块；
[0025]继电器延时接通控制模块，用于控制继电器的吸合进而控制是否输出音频信号。
[0026]前级信号输入模块包括:电阻R1、电阻R2、电阻R5、电阻R6、电容C1、电容C2、电容C3、电容C5、电容C6、电容C15、电容C10、电容C16 ;所述电阻R1 —端接入前级信号输入端，另一端串联电阻R2、电容C2、电阻R5、电容C5后接入IRS2092芯片第三管脚；所述电容C1一端接地，另一端接入电阻R1与电阻R2之间；所述电容C6 —端接入IRS2092芯片第四管脚，另一端接入电阻R5 ;所述电阻R6 —端接地，另一端接入电容C5 ;所述电容C10 —端接入IRS2092芯片第五管脚，另一端接入IRS2092芯片第六管脚；所述电容C16 —端接地，另一端接入IRS2092芯片第六管脚。
[0027]前级信号输入模块通过在电路的各个位置精确的设置阻容滤波使得前级信号接收更为精确。
[0028]两个功率放大模块包括M0S管Ql、M0S管Q2、由二极管D2与电阻R12构成的第一并联支路，由二极管D4与电阻R20构成的第二并联支路；所述第一并联支路一端连接至IRS2092芯片第13管脚，另一端连接至M0S管Q1栅极；M0S管Q1源级连接至M0S管Q2漏极；所述第二并联支路一端连接至IRS2092芯片第10管脚，另一端连接至M0S管Q2栅极；MOS管Ql源级分别连接至IRS2092芯