路图。另外为了适应该视频采集芯片的应用，在所述视频采集芯片外部设有:用于接收电压的电源端口 101、用于输出视频信号的视频信号端口 102、用于输出行场信号的行场信号端口 103、用于接收参考电压电频的参考信号端口 104、用于接收外部时钟信号的时钟信号端口 105和用于接收外部工作模式命令的通讯命令端口 106。
[0158]请同时参阅图4，其为视频采集芯片的电源部分的电路图。具体的，视频采集芯片中的电源部分同时采用三种电压，分别为2.7￥、1.8￥，和1.2￥。
[0159]请同时参阅图5-7，其分别为视频采集芯片的2.7V、1.8V和1.2V的电路图。具体的，视频采集芯片的三种电压的输入端口 101都外接有一用于稳压的滤波电路;所述滤波电路包括一个电感和至少一个电容;所述电感一端与外部电源连接，另一端分别与每个电容连接，所述每个电容的另一端与接地;所述电感与电容连接的一端接入电源端口。其中，2.7V和1.8V的电压接入电路包括四个电容，1.2V的电压接入电路包括三个电容，以滤掉不同频率的干扰信号。
[0160]请参阅图8，其为行场信号的接口放大图。进一步，所述行场信号端口103外接有一用于提供信号强度的电阻。通过该行场信号，用于控制视频输出的频率和顺序。比如:可以控制视频信号在屏幕上的显示频率和显示顺序，可以是从上之下每行输出，也可以是从左至右输出。
[0161]请参阅图9，其为视频采集芯片的参考信号端口的局部放大图。进一步，所述参考信号端口 104外接有作为电压电频参考基准的电容。在本实施例中，所述参考信号端口有7个，每个端口都外接一个IuF的电容。
[0162]请参阅图10，其为视频采集芯片的时钟电路的电路图。所述时钟信号端口105外接一时钟电路，其包括一钟振芯片;所述钟振芯片的电源端通过一滤波电路与电源连接，该钟振芯片的输出端通过一调试电路与所述时钟信号端口连接;所述滤波电路包括由一电感和电容串联组成，所述电感的一端与电源连接，另一端与电容连接，且该电容的另一端接地；所述钟振芯片的电源端与连接与电感和电容之间；所述调试电路由电阻和电容组成;该调试电路的电阻的一端与钟振的输出端连接，另一端与电容连接，且该电容的另一端接地;所述时钟信号端口连接于该电阻与电容之间。
[0163]请参阅图11，其为视频采集芯片的配置电路的电路图。进一步，所述通讯命令端口106，其外接有一工作模式配置电路;所述配置电路由两个电阻串联组成，所述通讯命令端口连接于两电阻之间。
[0164]请参阅图12，其为图像处理芯片的内部模块连接示意图。所述图像处理芯片20包括:数据接收器21、中心控制器22、图像处理器23、数据输出器24。
[0165]所述数据接收器21，其用于接收外部的图像数据；
[0166]所述中心控制器22，其用于接收外部的触发信号，并相应控制所述数据接收器、图像处理器和数据输出器的工作状态；
[0167]所述图像处理器23，其用于对图像进行处理。
[0168]所述数据输出器24，其用于将处理后的图像数据进行输出。
[0169]进一步，所述视频采集芯片还包括一倍频器25，其用于将外部输入的触发信号的频率进行增倍处理，再发送至中心控制器22。
[0170]请参阅图13，其为图像处理芯片的图像处理器的电路模块示意图。具体的，所述图像处理器23包括一镜头阴影补偿电路231、光学探测电路232、闪烁探测电路233、曝光增益电路234和白平衡固定电路235。
[0171]所述镜头阴影补偿电路231，其用于将镜头产生的阴影进行补偿处理。
[0172]所述光学探测电路232和闪烁探测电路233，其用于探测图像的亮度和闪烁情况，并将探测结果发送至曝光增益电路。
[0173]所述曝光增益电路234，用于增加曝光增益大小。
[0174]所述白平衡固定电路235，其用于根据预设的参数，进行白平衡的固定调整。
[0175]请同时参阅图14和图15，其分别为图像处理芯片的视频采集芯片的电压部分和其他外部端口电路图。另外，为了为了适应该视频采集芯片的应用，进一步在所述视频采集芯片外部设有:用于接收供电电压的电源端口201、用于接收图像信号的信号接收端口 202、用于输出视频信号的视频信号端口 203、用于输出行场信号的行场信号端口 204、用于接收外部时钟信号的时钟信号端口 205、用于接收存储数据的数据接收端口 206和一用于接收外部通讯命令的通讯端口 207。
[0176]请参阅图16-18，其分别为图像处理芯片的电源为3.3V、1.8V和1.2V的电路图。进一步，所述电源端口 201外接有一用于稳压的滤波电路;所述滤波电路包括一个电感和至少一个电容;所述电感一端与外部电源连接，另一端分别与每个电容连接，所述每个电容的另一端与接地;所述电感与电容连接的一端接入电源端口。具体的，本实用新型的视频采集芯片的外接电压包括:3.3V、1.8V和1.2V三种。其中，3.3V电压接入电路包括2个电容，1.8V电压接入电路包括5个电容，1.2V的电压接入电路包括6个电容，以分别滤掉不同频率的干扰信号。
[0177]请参阅图19，其为图像处理芯片的信号接收端口的局部放大图。所述信号接收端口 202包括8个引脚，用于接收外部的视频图像信号。
[0178]请参阅图20，其为图像处理芯片的视频信号端口的局部放大图。所述视频信号端口203包括两组不同格式的视频信号，进行双路输出，以方便分别进行实时播放和录制。
[0179]请参阅图21，其为图像处理芯片的行场信号端口的局部放大图。所述行场信号端口 204用于控制视频输出的频率和顺序。比如:可以控制视频信号在屏幕上的显示频率和显示顺序，可以是从上之下每行输出，也可以是从左至右输出。
[0180]请参阅图22，其为图像处理芯片的时钟电路的示意图。所述时钟信号端口205外接一时钟电路，其包括一钟振芯片;所述钟振芯片的电源端通过一滤波电路与电源连接，该钟振芯片的输出端通过一调试电路与所述时钟信号端口连接;所述滤波电路包括由一电感和电容串联组成，所述电感的一端与电源连接，另一端与电容连接，且该电容的另一端接地;所述钟振芯片的电源端与连接与电感和电容之间;所述调试电路由电阻和电容组成;该调试电路的电阻的一端与钟振的输出端连接，另一端与电容连接，且该电容的另一端接地；所述时钟信号端口连接于该电阻与电容之间。
[0181]请参阅图23，其为图像处理芯片的存储电路的示意图。进一步，所述数据接收端口206外接有一存储器电路，其包括一存储器、连接在该存储器的电压端口的滤波电路，以及连接在该存储器的输出端口的电阻。
[0182]请参阅图24，其为图像处理芯片的通讯端口的局部放大图。所述通讯端口207用于接收外部传输的触发命令，以触发该图像处理芯片的进行工作。
[0183]请参阅图25，其为第一信号转换芯片的内部器件连接示意图。所述第一信号转换芯片31包括:控制器311、数据读取器312、信号格式转换器313、串行器314、数据输出器315、锁相回路316和时钟数据恢复器317;
[0184]所述控制器311，其用于接收外部的触发信号，并控制数据读取器312、信号格式转换器313、串行器314和数据输出器315的工作；
[0185]所述数据读取器312，其用于接收外部的btll20传输信号，并发送至信号格式转换器；
[0186]所述信号格式转换器313，其用于将btll20视频信号转换为Ivds的视频信号，并发送至串行器；
[0187]所述串行器314，其用于将并行数据转换为串行数据，并发送至数据输出器；
[0188]所述数据输出器315，用于将Ivds信号数据输出至第二信号转换芯片。
[0189]所述锁相回路316，分别与信号格式转换器和串行器连接，用于统一整合时脉信号。
[0190]所述时钟数据恢复器317，其与数据读取器连接，用于从传输信道的失真和噪声中恢复数据。
[0191]请参阅图26，其为第二信号转换芯片的内部模块连接示意图。所述第二信号转换芯片32包括:控制器321、数据读取器322、信号格式转换器323、并行器324、数据输出器325、锁相回路326和时钟数据恢复器327;
[0192]所述控制器321，其用于接收外部的触发信号，并控制数据读取器322、信号格式转换器323、并行器324和数据输出器325的工作；
[0193]所述数据读取器322，其用于第一信号转换芯片的Ivds视频传输信号，并发送至信号格式转换器；
[0194]所述信号格式转换器323，其用于将Ivds视频信号转换为btll20的视频信号，并发送至并行器324;
[0195]所述并行器324，其用于将串行数据转换为并行数据，并发送至数据输出器；
[0196]所述数据输出器325，用于将btll20视频信号数据输出。
[0197]所述锁相回路326，分别与信号格式转换器和并行器连接，用于统一整合时脉信号。
[0198]所述时钟数据恢复器327，其与数据读取器222连接，用于从传输信道的失真和噪声中恢复数据。
[0199]请参阅图27，其为第一信号转换芯片的外部端口连接示意图。所述第一信号转换芯片外部设有:所述中心处理芯片外部设有:用于接收供电电压的电源端口3101、用于接收btll20视频信号的信号接收端口 3102、用于输出Ivds视频信号的视频信号端口 3103和用于输出行场信号的行场信号端口 3104。
[0200]请同时参阅图28，其为第一信号转换芯片的电源端口的局部放大示意图。所述电源端口 3101处外接有用于过滤交流电的电容。
[0201]请参阅图29，其为第一信号转换芯片的信号接收端口的局部放大图。所述信号接收端口3102，其与所述数据读取器31连接;具体的，该信号接收端口包括了20个引脚，用于接收外部btl 120的视频信号。
[0202]请参阅图30，其为第一信号转换芯片的视频信号端口的局部放大图。所述视频信号端口 3103包括了4个输出引脚，用于输出Ivds视频信号，且该视频信号端口与该数据输出器连接。
[0203]请参阅图31，其为第一信号转换芯片的行场信号端口的局部放大图。所述行场信号端口 3104包括了一行信号输出引脚和一场信号输出引脚;所述行场信号端口3104用于控制视频输出的频率和顺序。比如:可以控制视频信号在屏幕上的显示频率和显示顺序，可以是从上之下每行输出，也可以是从左至右输出。
[0204]请参阅图32，其为第二信号转换芯片的外部连接电路图。所述所述第二信号转换芯片外部设有:用于接收Ivds视频信号的信号接收端口 3201、用于输出btll20视频信号的视频信号端口 3202和行场信号端口 3203。
[0205]请参阅图33，其为第二信号转换芯片的信号接收端口的局部放大图。所述信号接收端口3201，其与所述数据读取器321连接;具体的，该信号接收端口包括了4个引脚，用于接收第一信号转换芯片输出的Ivds视频信号。
[0206]请参阅图34，其为第二信号转换芯片的视频信号端口的局部放大图。所述视频信号端口 3202包括了 20个输出引脚，用于输出btll20