一种集成ccd驱动时序及系统测试的电路的制作方法
【专利说明】
【技术领域】
[0001]本实用新型涉及集成电路领域，特别是一种集成CCD驱动时序及系统测试功能的电路。
【【背景技术】】
[0002]目前，人们在设计CCD相机的时候往往只会设计驱动时序以及相应的数据采集、输出、处理电路。当需要进行系统调试、测试时，往往需要另外使用示波器、逻辑分析仪等手段对驱动电路进行测试和分析。这种操作方式可行，但是调试繁琐、调试效率低，特别是对于非厂家用户，由于缺乏原理图等重要的技术文件，当需要进行系统调试、测试时通常是非常困难的。另一方面，这样的驱动电路在系统运行过程中，很难判别自身的工作状态，例如前端AFE工作是否正常、数据传输过程中某些位是否发生错误等。
[0003]例如中国专利申请201410705517.0公开的一种针对行间转移C⑶传感器的图像采集系统的驱动装置，该驱动装置能够较好地实现CCD传感器的图像采集系统的驱动，然而当需要进行测试时必须依赖于外部电路或设备。
[0004]又例如中国专利申请CN 201410110999.5公开的C⑶测试装置，包括脉冲时序信号生成模块、CXD垂直时序驱动电路、高电平直流源和低电平直流源;脉冲时序信号生成模块中至少包含一用于人机对话的终端设备和一处理芯片，操作人员将预先设定的各种控制参量通过终端设备输入处理芯片内，处理芯片根据不同的控制参量生成对应的脉冲时序信号;在脉冲时序信号的控制作用下，CCD垂直时序驱动电路能对高电平直流源和低电平直流源进行分时选通处理，从而获得与脉冲时序信号对应的CCD驱动信号。该申请通过调整脉冲时序驱动控制参量的方式达到兼容不同CCD测试需要的能力，其目的在于获得一种通用的CCD测试装置，但并不能实现CCD的自检错能力。
【【实用新型内容】】
[0005]本实用新型的目的是克服现有技术缺陷，提供一种可以减少调试的工作量、实现系统自身自我诊断、能够简单准确了解系统当前的运行状态的集成CCD驱动时序及系统测试的CCD时序驱动及自检测试电路。
[0006]为了实现上述目的，本实用新型的出发点是将CCD相机驱动时序和系统测试逻辑电路集成在一起，通过在图像数字信号处理模块中集成生成用于控制切换的模拟开关切换控制信号的子模块，联合模拟开始实现一种集成CCD驱动时序及系统测试的CCD时序驱动及自检测试电路。
[0007]本实用新型提供一种集成CCD驱动时序及系统测试的电路，所述电路包括依次连接的图像数字信号处理模块1、电平转换模块2、CCD探测器3和ADC模数转换芯片4，图像数字信号处理模块I具有驱动信号输出端、DAC控制及数据信号输出端、ADC控制信号输出端、数字图像信号输出端和ADC数字信号输入端，所述电平转换模块具有驱动信号输入端和CCD驱动信号输出端，所述CCD探测器具有CCD驱动信号输入端和CCD模拟信号输出端，所述ADC模数转换芯片具有ADC模拟信号输入端、ADC控制信号输入端和ADC数字信号输出端；
[0008]其中，所述图像数字信号处理模块还具有生成用于控制切换的模拟开关切换控制信号的子模块及模拟开关切换控制信号输出端，所述电路还包括模拟开关5和DAC数模转换芯片6，模拟开关5具有两路模拟信号输入端、一路模拟信号输出端和模拟开关切换控制信号输入端，DAC数模转换芯片6具有DAC控制及数据信号输入端和DAC模拟信号输出端，其中，所述DAC控制及数据信号输入端与图像数字信号处理模块I的DAC控制及数据信号输出端相连，所述DAC模拟信号输出端与模拟开关5的一路模拟信号输入端相连，模拟开关5的另一路模拟信号输入端与CCD探测器3的CCD驱动信号输出端相连，模拟开关5切换控制信号输入端与图像数字信号处理模块的模拟开关切换控制信号输出端相连；
[0009]模拟开关5根据图像数字信号处理模块I生成并输出的模拟开关切换控制信号进行选择，以两路模拟信号输入端中的一路作为当前输入信号并输出至DAC数模转换芯片6。
[0010]在本实用新型中，图像数字信号处理模块I包括与外部通信逻辑单元11、与之相连的通信协议解释执行部分12和ADC数据流接收单元13、测试图像生成单元14、DAC控制单元15、CCD时序驱动逻辑与ADC控制单元16和图像数据流切换单元17，其中，所述生成用于控制切换的模拟开关切换控制信号的子模块由通信协议解释执行部分12实现，ADC数据流接收单元13和测试图像生成单元14的输出数据分别作为图像数据流切换单元17的两路输入，并由通信协议解释执行部分12生成切换控制信号控制图像数据流切换单元17。
[0011]优选地，本实用新型的图像数字信号处理模块I通过FPGA处理芯片或ASIC处理芯片实现。
[0012]FPGA(FieId-ProgrammabIe Gate Array)即现场可编程门阵列，通常其内部包括可配置逻辑模块CLB(Conf igurable Logic Block)、输入输出模块10B( Input OutputBlock)和内部连线(Interconnect) APGA利用小型查找表实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动1/0，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到1/0模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与1/0间的联接方式，并最终决定了FPGA所能实现的功能。
[0013]通过FPGA或ASIC处理芯片实现CCD驱动电路、图像数字信号处理电路以及各逻辑单元(或子模块)属于本领域的现有技术，例如参考孙肖子等著《电子设计指南》(2006)、刘昌华等著《数字逻辑原理与FPGA设计(第2版)》记载的内容。
[0014]根据一种优选的实施方式，所述测试图像是若干帧数字图像信号。所述图像信号可以采用随机信号产生，或使用预设的图像。
[0015]优选地，电平转换模块2包括垂直时序驱动电路和水平时序驱动电路。
[0016]电平转换模块、垂直时序驱动电路和水平时序驱动电路属于现有技术，如中国专利申请CN201410110710.X公开的CCD垂直时序驱动电路等。
[0017]在本实用新型中，模拟开关5可通过常规的模拟开关电路实现。
[0018]本实用新型还提供上述电路的使用方法，通过图像数字信号处理模块I的模拟开关切换控制信号的子模块生成模拟开关切换控制信号并输出至模拟开关，所述模拟开关切换控制信号作为模拟开关5的控制信号、控制模拟开关5选择两路输入信号(S卩CCD模拟信号或DAC模拟信号)中的一路作为当前输入信号。
[0019]当以CCD模拟信号作为输入时，图像数字信号处理模块I向电平转换模块2输出驱动信号，由电平转换模块2输出CCD驱动信号驱动CCD探测器3，CCD探测器3输出的CCD模拟信号经过ADC模数转换芯片4处理后得到ADC数字信号作为图像数字信号处理模块I的输入信号，经图像数字信号处理模块I处理后作为数字图像输出，实现常规驱动电路功能；
[0020]当以DAC模拟信号作为模拟开关5的输入时，图像数字信号处理模块I生成测试信号，所述测试信号经DAC数模转换芯片6处理后作为模拟开关的输入，依序经ADC模数转换芯片4和图像数字信号处理模块I处理后作为数字图像输出，得到系统测试结果。
[0021]在本实用新型中，测试信号可以是一帧或多帧图像数据。当系统进行测试时，若图像数字信号处理模块I最终输出的数据与预定的测试信号信号不同，判断系统出现故障，否则判断系统运作正常。
[0022]本实用新型通过