[0044]其中，所述FPGA可编程芯片51为现场可编程芯片，刚出厂的FPGA是一颗“空白”芯片，根据功能要求，经过“编写代码、编译代码”后得“烧录文件”，再通过下载电缆将烧录文件写入FPGA后，FPGA就是一颗有特定功能的芯片，可重复使用。下载不同的文件，FPGA实现功能就不同，即FPGA是一颗功能可自定义的芯片。
[0045]具体地，所述FPGA可编程芯片51包括:第一数据恢复单元511、三个第二数据恢复单元512、超解像处理单元513、图像拼接单元514、二选一单元515、YUV420压缩编码单元516和图像预处理单元517。第一数据恢复单元511的输入端和各个第二数据恢复单元512的输入端连接相应的第二插座52、第一数据恢复单元511的输出端连接超解像处理单元513的输入端和图像拼接单元514的输入端，各个第二数据恢复单元512的输出端连接图像拼接单元514的输入端，所述超解像处理单元513的输出端连接二选一单元515的第一输入端，图像拼接单元514的输出端连接二选一单元515的第二输入端，所述二选一单元515的输出端通过YUV420压缩编码单元516连接图像预处理单元517的输入端，所述图像预处理单元517的输出端连接数据发送器2。
[0046]具体地，第一数据恢复单元511用于将视频信号的VByOne格式转换为TTL格式，并同时发送给超解像处理单元513和图像拼接单元514。三个第二数据恢复单元512用于将视频信号的VByOne格式转换为TTL格式，并发送给图像拼接单元514。超解像处理单元513用于将TTL4K格式的视频信号在水平方向和垂直方向放大一倍，获得8K 30Hz的视频信号输出给二选一单元515。图像拼接单元514用于将四个TTL4K格式的视频信号拼接输出8K 30Hz的视频信号。二选一单元515用于选择输出一路8K 30Hz视频信号。YUV420压缩编码单元516用于对所述8K 30Hz视频信号进行压缩编码。图像预处理单元517用于将压缩后的8K 30Hz信号进行整理并输出给数据发送器2。
[0047]具体地，FPGA可编程芯片51在工作时，使用DDR3-SDRAM存储器(即存储器I)来存取数据，各个第二插座52分别获取一块4K视频信号板4输出的分辨率为3840 X 2160、频率为30Hz VByOne信号，该视频信号输入至相应的图像数据恢复单元，四个图像数据恢复单元功能完全一样，即将视频信号的VByOne格式转换为视频信号的TTL格式。在传输数据时，第一图像数据恢复单元输出的TTL格式的视频信号同时传输给超解像处理单元513和图像拼接单元514，三个第二图像数据恢复单元输出的TTL格式视频信号仅传输给图像拼接单元514。
[0048]超解像处理单元513对图像数据进行处理，在水平和垂直方向放大一倍，获得8K(BP7680x4320) 30Hz信号，输出给后续二选一单元515的第一输入端口。图像拼接单元514将4个输入图像拼接成一个更大的图像，如图4所示，图像拼接单元514输出8K 30Hz信号给后续二选一单元515的第二输入端口。
[0049]此时，有两种8K30Hz信号分别传输到二选一单元515的两个输入端口，根据用户设定，二选一单元515从两个输入端口中选择一路信号，从而选择输出第一块4K视频信号板4的放大图像，或者输出四块视频信号板的拼接图像。
[0050]之后，二选一单元515输出的视频信号传输给YUV420压缩编码单元516。因为8K30Hz的传输带宽大约为35.8Gbps，大大超过了 HDMI2.0传输带宽的上限18Gbps，所以8K30Hz视频信号要经过YUV420压缩编码单元516，先进行RGBOYUV颜色空间转换，再进行4:2:O压缩编码(在水平方向和垂直方向的抽样率都是2:1)，这样，原本需要RGB 24位的颜色，现在只需要8+8/4+8/4=12位，将带宽压缩了一半，压缩后的8K 30Hz信号传输给图像预处理单元517，图像预处理单元517按照后续HDMI2.0发送器的要求整理图像数据，预处理后的信号从FPGA输出给外围的HDMI2.0发送器，并通过HDMI插座输出HDMI信号给显示装置(如8K电视)ο由于HDMI2.0发送器属于现有技术，例如芯片ADV8005KBCZ就是一颗HDMI2.0发送器，此处不再对HDMI2.0发送器详细描述。
[0051]本实用新型还相应提供一种8K即时视频播放系统，其包括显示器和一 8K即时视频播放器，所述8K即时视频播放器通过第一 HDMI插座连接显示器。所述显示器可为电视机显示屏等，8K即时视频播放器可提供一种实用的8K视频信号源。由于上文已对该8K即时视频播放器进行了详细描述，此处不再赘述。
[0052]综上所述，本实用新型通过四块4K视频信号板将不同视频源转换为统一格式输出给FPGA模块，由FPGA模块将四块4K视频信号板输出的4K视频信号进行格式转换和压缩编码为8K视频信号输出给第一 HDMI插座传输给显示器显示，实现了直接将4K视频信号源转换为8K视频信号源，为开发8K超高清电视提供辅助设备。
[0053]可以理解的是，对本领域普通技术人员来说，可以根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，而所有这些改变或替换都应属于本实用新型所附的权利要求的保护范围。
【主权项】
1.一种8K即时视频播放器，其特征在于，包括:存储器、数据发送器、第一 HDMI插座、四块4K视频信号板和用于将四块4K视频信号板输出的4K视频信号进行格式转换和压缩编码为8K视频信号的FPGA模块;所述存储器和四块4K视频信号板均连接FPGA模块，所述FPGA模块通过数据发送器连接第一 HDMI插座。2.根据权利要求1所述的8K即时视频播放器，其特征在于，所述4K视频信号板包括: 第二 HDMI插座； RJ45网口； USB接口； 存储单元； 用于将第二HDMI插座、RJ45网口或USB接口输入的视频信号转换为统一格式的分辨率为3840 X 2160、频率为30Hz的VByOne视频信号的图像处理芯片； 用于发送所述VByOne视频信号的第一插座； 所述第二 HDMI插座、RJ45网口、USB接口、存储单元和第一插座均连接图像处理芯片，所述第一插座连接FPGA模块。3.根据权利要求2所述的8K即时视频播放器，其特征在于，所述FPGA模块包括FPGA可编程芯片和四个用于接收所述VByOne视频信号的第二插座;各个第二插座均连接FPGA可编程芯片，每个第二插座对应连接一个第一插座。4.根据权利要求3所述的8K即时视频播放器，其特征在于，所述FPGA可编程芯片包括: 用于将视频信号的VByOne格式转换为TTL格式，并同时发送给超解像处理单元和图像拼接单元的第一数据恢复单元； 三个用于将视频信号的VByOne格式转换为TTL格式，并发送给图像拼接单元的第二数据恢复单元； 用于将TTL4K格式的视频信号在水平方向和垂直方向放大一倍，获得8K 30Hz的视频信号输出给二选一单元的超解像处理单元； 用于将四个TTL4K格式的视频信号拼接输出8K 30Hz的视频信号的图像拼接单元； 用于选择输出一路8K 30Hz视频信号的二选一单元； 用于对所述8K 30Hz视频信号进行压缩编码的YUV420压缩编码单元； 用于将压缩后的8K 30Hz信号进行整理并输出给数据发送器的图像预处理单元； 第一数据恢复单元的输入端和各个第二数据恢复单元的输入端均连接相应的第二插座、第一数据恢复单元的输出端连接超解像处理单元的输入端和图像拼接单元的输入端，各个第二数据恢复单元的输出端连接图像拼接单元的输入端，所述超解像处理单元的输出端连接二选一单元的第一输入端，图像拼接单元的输出端连接二选一单元的第二输入端，所述二选一单元的输出端通过YUV420压缩编码单元连接图像预处理单元的输入端，所述图像预处理单元的输出端连接数据发送器。5.根据权利要求1所述的8K即时视频播放器，其特征在于，所述数据发送器为HDMI2.0发送器。6.根据权利要求5所述的8K即时视频播放器，其特征在于，所述数据发送器的型号为ADV8005KBCZ。7.根据权利要求2所述的8K即时视频播放器，其特征在于，所述图像处理芯片采用MSD6A系列芯片。8.根据权利要求2所述的8K即时视频播放器，其特征在于，所述存储器和存储单元均采用DDR3-SDRAM存储器。9.一种8K即时视频播放系统，其特征在于，包括的显示器和如权利要求1-8任意一项所述的8K即时视频播放器，所述8K即时视频播放器通过第一 HDMI插座连接显示器。
【专利摘要】本实用新型公开了8K即时视频播放器及其播放系统。其中，8K即时视频播放器包括：存储器、数据发送器、第一HDMI插座、四块4K视频信号板和FPGA模块；所述存储器和四块4K视频信号板均连接FPGA模块，所述FPGA模块通过数据发送器连接第一HDMI插座。本实用新型通过四块4K视频信号板将不同视频源转换为统一格式输出给FPGA模块，由FPGA模块将四块4K视频信号板输出的4K视频信号进行格式转换和压缩编码为8K视频信号输出给第一HDMI插座传输给显示器显示，实现了直接将4K视频信号源转换为8K视频信号源，为开发8K超高清电视提供辅助设备。
【IPC分类】H04L29/06, H04N7/01, H04N7/015, H04N19/423
【公开号】CN205356397
【申请号】CN201521056873
【发明人】梁宁
【申请人】康佳集团股份有限公司
【公开日】2016年6月29日
【申请日】2015年12月17日