专利名称：用于产生等离子体的系统的制作方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种用于产生等离子体的系统。
背景技术：
在半导体制造工艺中，等离子体得到了极为广泛的应用。等离子体的产 生通常是在低压环境下，在反应室内通入反应气体并引入电子流，利用射频(RF)电场使电子加速，使电子与气体分子发生碰撞而转移动能，从而使气 体分子发生电离成为等离子体。产生的等离子体可用于各种半导体制造工艺， 例如等离子刻蚀、淀积等。申请号为95307268.3的欧洲专利公开了一种产生等 离子体的系统，图l为现有产生等离子体的系统结构简化示意图，如图l所示， 所述系统包括反应室IO,其内底部设有卡盘50，卡盘50表面放置需进行工艺 处理的晶片60,在反应室的上部和顶部具有线圈20，射频功率源30输出的射 频电压驱动线圈20产生射频电场将反应气体激发为等离子体40。随着IC器件的高密度化、微细化和高速化，半导体器件，例如CMOS器件 中，NMOS晶体管和PMOS晶体管之间均采用浅沟槽隔离(shallow trench isolation, STI)结构进行隔离和绝缘。STI隔离结构的形成首先在衬底表面形 成衬垫氧化层(pad oxide)和氮化硅层，然后刻蚀氮化硅、衬垫氧化层和衬 底形成沟槽；接着在沟槽侧壁和底部形成衬垫氧化层，再利用化学气相淀积(CVD)在浅沟槽中填入绝缘介质，例如氧化硅。在填入绝缘介质之后，利 用化学机械研磨(CMP)的方法研磨上述填充的绝缘物质使沟槽表面平坦化。 在器件特征尺寸进入6 5纳米及以下工艺节点后，隔离沟槽的深宽比(Aspect Rate)通常大于4，其绝缘性能强烈依赖于绝缘物质的填充效果。为 了增强沟槽的填充能力，减少沟槽中孔隙(void)的产生，利用高密度等离子 化学气相淀积工艺 (High-Density-Plasma Chemical Vapor Deposition, HDP-CVD )填充氧化硅。对于高深宽比的沟槽，通常是在等离子反应室内交 替进行淀积-刻蚀-再淀积的工艺步骤对沟槽进行填充。图2A至图2E为利用图1所示系统填充STI沟槽的器件剖面示意图。首先如 图2A所示，在衬底100刻蚀出沟槽200之后，利用HDP-CVD工艺在沟槽200中
淀积氧化珪300;然后，如图2B所示，回刻沟槽200中填充的氧化硅300，并继 续在沟槽200中淀积氧化硅，如图2C所示；再次回刻该填充的氧化硅，如图2D 所示；并随后继续在沟槽20()中淀积氧化硅300，这样循环几次直至将所述沟 槽200填满。但是，由于高端半导体制造工艺普遍采用12英寸的大圓片，对于这种大 圆片的刻蚀和淀积需要大面积的线圈来产生大面积的等离子体。现有等离子 反应室，受大面积线圈自身电感的影响，产生的磁场均匀度不一致。线圈的 中间部分产生的电磁场强度要大于边缘部分的电磁场强度。此外还受到电子 与反应室壁的碰撞导致的能量耗散的影响，使产生的等离子体在中间区域和 边缘部分的均匀度不一致，导致等离子体的中间区域的鞘层电压(sheath voltage)大于边缘区域的鞘层电压，亦即中间部分的等离子体能量要高于边 缘部分的等离子体能量，使晶片中心区域和边缘区域的刻蚀/淀积速率存在差 异，中心区域的刻蚀和淀积速率要高于边缘区域的刻蚀和淀积速率。由于上 述等离子体中心区域和边缘区域的能量差异，晶片边缘部分的等离子能量较 弱，随着淀积和刻蚀工艺的交替进行，晶片边缘部分填充的物质和刻蚀掉的 物质均少于晶片中心区域，因此，沟槽填满后，在晶片边缘区域会出现如图中所示的尖峰400 ，影响后续的晶片平坦化效果。 发明内容本发明提供的用于产生等离子体的系统，能够产生更加均匀的等离子体。本发明提供的一种用于产生等离子体的系统，包括反应室；设置在所述反应室内的晶片卡盘；位于所述反应室上部和顶部的第 一线圏；射频功率源，所述射频功率源输出射频电流激励所述第 一 线圈产生等离 子体；以及设置在所述反应室下方的第二线圈。 所述第二线圏位于所述卡盘边缘表面或侧面。 所述第二线圈位于所述反应室下方底部表面。 所述第二线圈位于所述反应室下方底部的内侧壁或外侧壁。所述第二线圈为单匝或多匝。
所述第二线圈与第一线圏串耳关或并联。所述系统还包括驱动所迷第二线圈的激励源。所述激励源驱动所述第二线圈的驱动电流为500mA 5A。所述驱动电流为交流或直流电流。所述所述线圈为赫姆霍兹线圈。与现有技术相比，本发明具有以下优点本发明用于产生等离子体的系统，除了设置在反应室上部和顶部的线圈 之外，在下部设置了线圈。该线圏位于卡盘边缘表面或卡盘侧壁，当通入电 流后， 一方面，产生的磁场能够约束电子流的方向，减少电子流与反应室室 内壁的碰撞所产生的能量损耗，另一方面，能够补偿顶部线圈在中间部分和 边缘部分产生的电磁场强度的差异，使边缘部分的电磁场强度增加，增强了 边缘区域等离子体的能量，提高了中间和边缘区域等离子能量的均匀度。因 此在对晶片进行刻蚀或淀积时，晶片中心区域和边缘区域的刻蚀和淀积速率 更加一致，在进行STI沟槽填充特别是高深宽比的沟槽填充时，能够得到更 加均匀的表面平坦度。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及 其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同 的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中， 为清楚明了，放大了层和区域的厚度。图1为现有产生等离子体的系统结构简化示意图； 图2A至图2E为利用图1所示系统填充STI沟槽的器件剖面示意图； 图3为根据本发明实施例的用于产生等离子体的系统结构简化示意图； 图4为图3中等离子反应室沿A-A，向的剖面示意图； 图5为图4中所示线圈产生磁力线的方向示意图； 图6为根据本发明实施例的等离子系统和产生的等离子体形状示意图； 图7为现有反应室和本发明反应室刻蚀均匀度对照曲线图； 图8A至图8E为利用本发明等离子系统在晶片边缘填充STI沟槽的剖面 示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式
做详细的说明。本发明是关于半导体集成电路制造技术领域，特别是关于在半导体器件 中形成浅沟槽隔离结构的方法和浅沟槽隔离结构。这里需要说明的是，本说 明书提供了不同的实施例来说明本发明的各个特征，但这些实施例仅是利用 特别的组成和结构以方便说明，并非对本发明的限定。图3为根据本发明实施例的用于产生等离子体的系统结构简化示意图。 所述示意图只是实例，在此不应过多限制本发明保护的范围。如图3所示， 本发明的用于产生等离子体的系统，包括反应室10,在刻蚀或淀积过程中， 将反应气体通过管路送入反应室10中。反应室10中保持一定的内部压力和 温度，压力范围为10 500mTorr，温度为10 8(TC。在所述反应室10内设置 有晶片卡盘50，卡盘50为静电卡盘，用于放置待处理的晶片60。卡盘50中 可通入射频电流为晶片60提供偏置功率。在所述反应室10的上部和顶部， 具有上部线圈20。线圈20为大面积线圏，以适应12英寸的大圓片的处理。 所述系统还包括射频功率源30和耦合电^各70,所述射频功率源30输出射频 电流，耦合电路70将射频电流耦合至线圈20,产生等离子体。射频功率源 30的射频输出功率为200 2000W。本发明的等离子体系统还包括设置在所述 反应室下方的下部线圈80。本实施例中，线圈80位于所述卡盘50的边缘表 面，在其它实施例中线圈80还可位于卡盘50的侧面，也可位于所述反应室 10下方底部表面，或位于所述反应室10下方底部的内侧壁或外侧壁。线圈 80为单匪或多匝，其与线圈20可以是串联或并联的关系，也可以是利用单独 的激励源(图中未示出)驱动。如果用单独的激励源驱动的话，所述激励源 的驱动电流为500mA 5A,所述驱动电流可以是交流或直流。此外，上述线 圈80优选为赫姆霍兹线圈。图4为图3中等离子反应室沿A-A，向的剖面示意图，所述示意图只是实 例，在此不应过多限制本发明保护的范围。如图4所示，所述示图为沿A-A， 向的俯视图。反应室10中，线圏80位于晶片60的外围，本实施例中该线圈 80位于所述卡盘50边缘表面。在其它实施例中，线圈80也可位于卡盘50的 侧面、反应室IO下方底部表面，或位于所述反应室IO下方底部的内侧壁或 夕卜侧壁。
图5为图4中所示线圏产生^f兹力线的方向示意图，所述示意图只是实例， 在此不应过多限制本发明保护的范围。如图5所示，本实施例中，线圈80中 通入顺时针方向的电流I,根据电磁感应定律，线圈80会产生方向向下的磁 力线90。磁力线90能够对等离子体下方的电子流产生向中心收缩的约束作用， 减少电子与反应室内壁的碰撞机会，从而减小能量损耗。在一定程度上补偿 了上部线圈20在边缘处激发等离子能量的弱化，起到了放大边缘等离子体鞘 层电压的作用。使等离子体中间部分和边缘部分的鞘层电压更加均匀，对大 直径晶片中心和边缘区域等离子处理的均匀性有了很大程度的改善。^t力线90的大小和方向可以通过改变线圈80中的电流I的大小和方向而 进行调整。本领域技术人员可根据实际工艺情况，例如射频功率源30输出射 频功率的大小，射频偏置电压以及晶片的直径尺寸相应调整电流I的大小和 方。图6为根据本发明实施例的等离子系统和产生的等离子体形状示意图， 所述示意图只是实例，在此不应过多限制本发明保护的范围。如图6所示， 等离子体的系统包括反应室10，设置在所述反应室10内的片卡盘50，卡盘 50用于放置待处理的晶片60;在所述反应室IO上部和顶部的线圈20;以及 射频功率源30和耦合电路70,所述射频功率源30输出射频电流，耦合电路 70将射频电流耦合至线圈20产生等离子体。本发明的等离子系统具有位于卡盘50边缘的线圏80，线圈80中通以如 图5所示的电流，产生如图5中所示的磁力线90。磁力线90对等离子体边缘 的电子的约束作用使更多的电子与反应气体分子发生碰撞，产生了更多的等 离子。线圈80产生的磁力线90起到了放大等离子体底部边缘鞘层电压的作 用，形成了底部均匀的等离子体100。图6中的等离子体100与图1中的等离子体40相比，等离子底部密度更 加均匀，因此对晶片中心区域和边缘区域的刻蚀更加均匀。图7为现有等离 子系统和本发明等离子系统刻蚀均匀度对照曲线图，所述示意图只是实例， 在此不应过多限制本发明保护的范围。如图7所示，曲线101为现有等离子 系统的刻蚀曲线，曲线102为本发明等离子系统的刻蚀曲线，由两条曲线的 比较可以看出，沿着晶片直径的方向，曲线102的平坦程度明显优于曲线101。 说明采用本发明具有下部线圈的等离子系统后，刻蚀的均匀度有了显著的改 善。图8A至图8E为本发明等离子系统在晶片边缘填充STI沟槽的剖面示意图， 所述示意图只是实例，在此不应过多限制本发明保护的范围。采用淀积-刻蚀-再淀积的方式填充高深宽比的沟槽，首先如图8A所示，在衬底100刻蚀出沟槽 200之后，利用HDP-CVD工艺在沟槽200中淀积氧化硅300;然后，如图8B所 示，回刻沟槽200中填充的氧化硅300,并继续在沟槽200中淀积氧化硅300， 如图8C所示；随后再次回刻该填充的氧化硅300,如图8D所示；并继续在沟槽 200中淀积氧化硅300，这样循环几次直至将所述沟槽200填满，循环的次数根 据沟槽200的深度决定。采用淀积-刻蚀-再淀积的方法能够有效地减少沟槽填 充物中空隙的产生。本发明的等离子系统由于由于采用了下部线圈，减少了电子与反应室壁 的碰撞导致的能量耗散，使产生的等离子体在中间区域和边缘部分的均匀度 趋于一致，使等离子体的中间区域的鞘层电压和边缘区域的鞘层电压趋于一 致，中间部分的等离子体能量与边缘部分的等离子体能量趋于一致，使等离 子体在晶片中心区域和边缘区域的刻蚀/淀积速率的一致性得到提高。随着淀 积和刻蚀工艺的交替进行，晶片边缘部分填充和刻蚀掉的物质的量与晶片中 心区域的大致相同，因此，沟槽填满后，如图8E中所示，晶片边缘具有良好 的平坦程度。本发明的等离子系统特别适用于高端半导体制造工艺中12英寸的大圆片 的刻蚀、淀积等处理，下部线圈对于上部大面积线圈在产生的磁场均匀度方 面具有很好的补偿作用。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上 的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。 任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利 用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修 饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1、一种用于产生等离子体的系统，包括反应室；设置在所述反应室内的晶片卡盘；位于所述反应室上部和顶部的第一线圈；射频功率源，所述射频功率源输出射频电流激励所述第一线圈产生等离子体；以及设置在所述反应室下方的第二线圈。
2、 根据权利要求1所述的系统，其特征在于所述第二线圈位于所述卡 盘边缘表面或侧面。
3、 根据权利要求1所述的系统，其特征在于所述第二线圈位于所述反 应室下方底部表面。
4、 根据权利要求1所述的系统，其特征在于所述第二线圈位于所述反 应室下方底部的内侧壁或外侧壁。
5、 根据权利要求2、 3或4所述的系统，其特征在于所述第二线圈为 单臣或多匝。
6、 根据权利要求1所述的系统，其特征在于所述第二线圈与第一线圈串联或并联。
7、 根据权利要求1所述的系统，其特征在于所述系统还包括驱动所述 第二线圈的激励源。
8、 根据权利要求7所述的系统，其特征在于所述激励源驱动所述第二 线圏的驱动电流为5 00mA~5A 。
9、 根据权利要求8所述的系统，其特征在于所述驱动电流为交流或直 流电流。
10、 根据权利要求1所述的系统，其特征在于所述所述线圈为赫姆霍兹线圈。
全文摘要
本发明一种用于产生等离子体的系统，包括反应室；设置在所述反应室内的晶片卡盘；位于所述反应室上部和顶部的第一线圈；射频功率源，所述射频功率源输出射频电流激励所述第一线圈产生等离子体；以及设置在所述反应室下方的第二线圈。本发明的用于产生等离子体的系统能够产生更加均匀的等离子体。
文档编号H05H1/46GK101155461SQ20061011684
公开日2008年4月2日 申请日期2006年9月30日 优先权日2006年9月30日
发明者乒 刘, 刘明源 申请人:中芯国际集成电路制造(上海)有限公司