专利名称：一种用于辐射成像用的数据获取和控制电路及其方法
技术领域：
本发明涉及辐射检测技术领域，具体涉及一种控制辐射成像探测器系统中，用于辐射成像用的数据获取和控制电路及其方法。
背景技术：
随着数字化探测器系统的不断推广，辐射成像系统所使用的数字 化探测器分系统的通道数不断增加，对数据传输速率的要求不断提高；同时在一些场合，比如快速检查，要求系统工作频率随着被检测物体(如车辆)的速度的改变而改变，因此需要研制新的数据获取 和控制电路，以满足较高的数据传输率和工作频率不断变换的需要。
发明内容
(一) 要解决的技术问题
本发明的目的是在200510086817.6号专利技术的基础上做进一步的改进，提供一种探测器阵列的数据的辐射成像用数据获取和控制 电路。200510086817.6号专利中涉及的探测器阵列的数据的辐射成像 用数据获取和控制电路只能单独使用，只能够在较低的系统工作频率 和较少的探测器通道的条件下工作，不具备外触发功能。本专利在其 基础上增加外同步和外触发功能，使得探测器阵列的数据的辐射成像用数据获取和控制电路不仅信号抗干扰能力强、结构简单、数据的获 取和传输方便，而且能多个数据获取和控制电路进行并联，从而能够 完成对较多通道的探测器阵列的数据的采集工作，外同步功能保证获 取的图像数据的实时性，外触发功能使得探测器阵列的数据的辐射成 像用数据获取和控制电路能够在其他分系统提供外触发信号时按照该外触发信号的频率工作。
(二) 技术方案 为了达到上述目的，本发明采取以下技术方案
本发明为一种产生输出为串行数据的数字化探测器电路工作所 需的控制信号，以及对其输出数据进行釆集，同时和计算机通讯的数 据获取和控制电路。 5 本发明的一个目的在于提供一种用于辐射成像的数据获取和控
制电路，控制和数据获取电路包括网络单片机电路、FPGA(现场可 编程逻辑门阵列)数据存储和控制信号时序产生电路，RS485接口及 缓冲驱动电路、触发脉冲隔离驱动电路，加速器束流强度信号处理电 路，数据存储电路，数据及控制信号缓冲和驱动电路，FPGA配置电 io 路，网络单片机连接FPGA数据存储和控制信号时序产生电路，FPGA 数据存储和控制信号时序产生电路分别连接数据缓存器、缓冲驱动电 路、触发脉冲隔离驱动电路、加速器束流强度信号处理电路。
本发明的另一个目的在于提供一种用于辐射成像用的数据获取 和控制方法，其步骤过程如下
15 数字化探测器电路在接收到X射线后，将其接收到的信号转化
为串行数据输出；数据获取和控制电路产生数字化电路工作所需的控 制信号，并读取数字化电路输出的串行数据，经串并变换、缓存后， 通过网络电路与计算机通讯和数据传输，从而实现多通道探测器数据 的釆集；系统通道数超过一个数据获取和控制电路所能连接的通道
20时，多个数据获取和控制电路可以并联工作，进一步提高系统通道数 的容量，并联时由主数据获取和控制电路发出同步信号，同时送到所 有从数据获取和控制电路，来确保数据的同步。
多个数据采集和控制模块可以并联工作，进一步提高系统通道数 的容量；数据釆集和控制模块可工作在外触发模式，以配合被检测物
25 体的速度可变时的图像数据采集。由于使用上述设计，本发明具有电 路简化、集成度高、可扩展性强、抗干扰能力强、数据传输率高、通 讯协议简单、使用方便的优点。
(三)本发明的有益效果
1) 由于采取以上方案，数据和控制输入、输出为差分信号，大大
提高了抗干扰能力，且可以远距离传送；
2) 由于选用差分连接方式， 一个发送器可以带载128个或更多的 5接收器，方便数据获取和控制电路同时控制几十个探测器电路；
3) 由于使用双口 RAM存储器，解决了单片机读取数据与可编程 器件写入数据速度不同引起的冲突，如当可编程器件将第一列探测器 电路存入双口 RAM的指定地址1时，单片机可以同时读取已存入双 口 RAM指定地址2的数据；
4)加速器为强电设备，由于采用加速器同步脉冲隔离驱动电路，
大大减小加速器与该电路之间的电磁干扰；
5) 由于釆用网络单片机，很方便的将数据信号以以太网的形式输 送到图像检查分系统，方便对该数据获取和控制电路进行控制；
6) 由于釆用可编程器件，方便的完成各种控制信号、时序的产生 15并对数据信号进行串并转化和存储，大大简化了电路。
7) 由于多个数据采集与控制电路之间可通过同步信号线同步，多 个数据釆集与控制电路可同时传输探测器数据，大大提高了数据传输 率。
8) 由于数据采集与控制电路具备外触发功能，可通过外部触发信 20号来控制系统工作频率，从而可适应被检测物体速度变化时的图像数
据采集。
下面结合附图，对本发明的具体实施作进一步的详细说明。对于 熟悉本技术领域的人员而言，从对本发明的详细说明中，本发明的上 述和其他目的、特征和优点将显而易见。
图l为本发明的工作原理框图2为网络单片机电路图3为FPGA工作原理图4为数据和控制信号RS485差分电路图5为触发脉冲隔离驱动电路图6为加速器東流强度信息处理电路图7为数据存储电路图8为FPGA配置电路图9为信号缓冲电路图10为本发明的使用框图ll为本发明的方法流程图。
图中，1、控制和数据获取电路的电路；2、网络单片机；3、 FPGA
数据存储和控制信号时序产生电路；4、 RS485接口电路；5、触发脉 冲隔离驱动电路；6、加速器束流强度信号处理电路；7、数据存储电 路；8、数据及控制信号缓冲和驱动电路；9、東流强度信号电路；10、 以太网口RJ45; 11、同步输出电路；12、同步输入电路；13、外触发 15 输入电路；14、外触发输出电路；15、 FPGA配置电路。
具体实施例方式
本发明提出的用于辐射成像的数字化探测器电路及数据获取电 路结合附图和实施例说明如下。以下实施方式仅用于说明本发明，而 并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发
20明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等 同的技术方案也属于本发明的范畴，本发明的专利保护范围应由各项 权利要求限定。
参见图l，本发明的实现原理框图，虛线部分为实现本发明的控
制和数据获取电路的电路l,包括网络单片机2、 FPGA(现场可编程 25逻辑门阵列)数据存储和控制信号时序产生电路3， RS485接口电路 4、触发脉冲隔离驱动电路5，加速器東流强度信号处理电路6，数据 存储电路7，数据及控制信号缓冲和驱动电路8与RS485接口电路4
同为一个方框，9是東流强度信号电路，IO是以太网口 RJ45,11是同 步输出电路，12是同步输入电路，13是外触发输入电路，14是外触 发输出电路，FPGA配置电路15。
其工作过程如下，网络单片机通过以太网接收图像检查分系统的
启动指令后，设置FPGA的工作参数并启动FPGA数据存储和控制信 号时序产生电路产生探测器电路工作所需的控制信号，通过信号缓冲 电路发出，加速器所需的同步触发脉冲(即外触发输出信号)通过触 发脉冲隔离驱动电路发送至加速器，然后控制获取来自探测器电路的 信号；探测器电路信号经过差分和缓冲电路进入数据存储和控制信号
时序产生电路(图l)，其中数据信号经串并转换电路将串行输入的图 像数据进行串并转化后存储到数据存储电路，同时网络单片机获取已 存储好在另 一指定地址的上一列图像数据，存储完该列探测器数据后， 向网络单片机发生中断，网络单片机再获取该列数据，同时以以太网 的形式发送上一列图像数据，交替往复， 一列一列的图像数据就被发
送至图像检查分系统进行处理并成像。当多个数据釆集与控制电路并 联工作时，每个电路采集一列图像数据中的一部分，电路之间通过同 步信号确保图像数据的同步。如果被测物体的速度是变化的，则外触 发信号由加速器给出，外触发信号经过触发脉冲隔离驱动电路，然后 进入数据存储和控制信号时序产生电路(图1),数据存储和控制信号
时序产生电路依此产生探测器电路工作所需的控制信号。
下面对本发明具体电路的实施作进一步的说明。
参见图2，控制和数据获取电路的网络单片机2，使用RCM3200 芯片，其具体实现电路，RCM3200的PA、 PB、 PE等端口与FPGA数 据存储和控制信号时序产生电路相连，实现对FPGA的寄存器读写、 工作方式的控制，同时PA端口与数据缓存电路的DOL-D7L(参见图 7)连接，用于数据的读出。
参见图3， FPGA数据存储和控制信号时序产生电路3具体实现电
路，在本实施例中，FPGA使用的是EP1K30,从FPGA配置电路加载 配置数据，根据网络单片机设置的寄存器内容，产生控制信号时序用 于控制数字化探测器电路工作并接收来自探测器电路阵列的数据、实 现数据的串并变换，同时产生对缓存的读写控制时序控制数据存储电
5路的写入和读出，并产生同步控制时序。
参见图4，数据和控制信号RS485差分电路4由N5-N11， N25 -N28 ( MAX3468 )，各芯片的滤波电容C17-C23、 C76-C77、 C80-C81 组成，将所需远距离传输的信号转化为RS485差分信号，大大增强抗 干扰能力。差分电路包含在RS485接口及缓冲驱动电路中，485接口进
10行差分信号传输。
参见图5，触发脉冲隔离驱动电路5，使用光藕实现隔离驱动，包 括型号为6N137的光电耦合芯片N12、 N22,和型号为B0505S的 DC-DC低压隔离电源N21,以及滤波电容C71、 C72，上拉电阻Rll、 R19等。电源通过N21,同步触发信号ACC通过光藕N12进行隔离，
15 通过上拉电阻R11选择合适的输出电流，提供给加速器与本电路完全 隔离的外触发输出信号；外触发输入信号经过光藕进行隔离，及电阻 R19调整输出电流后产生与加速器完全隔离ACCI信号，进入数据和
控制信号缓冲及驱动电路。
参见图6，是加速器束流强度信息处理电路6，加速器東流强度信
20 息处理电路包括型号为AD8605运算放大器N16,型号为AD7685的模 数转换器N17，提供基准电压型号为ADR435的芯片N15，以及起滤 波作用的电容C48, C49和电阻R17, R18。来自加速器表示加速器束 流强度的模拟电平信号由XS5输入，SCK、 CNV信号与图3中的N2 相连，将AD变换后强度数字信号SDO送至N2。
25
参见图7，数据存储电路7，数据存储电路由型号为IDT70V06的
双口 RAM芯片N3构成。A0R-A13R， D0R-D7R, OER，CER, A0L-A13L, R/WL， CEL 、 OEL等地址、控制、数据线连到FPGA芯片N2 (参见
10 图3) ，D0L-D7L连到网络单片机N1 (参见图2)。
参见图8， FPGA配置电路15， FPGA配置电路由型号为EPC2的 配置芯片N19,以及JTAG配置端口 XS1构成，FPGA中的配置数据 调试状态下通过配置端口 XS1下载，工作状态下在芯片上电时从配置 5 芯片N19中加载。
参见图9，数据及控制信号缓冲及驱动电路8与RS485接口电路 4同为一个方框中的缓冲及驱动电路，数据和控制信号缓冲电路由型 号为74S244的八路三态缓冲芯片N4和N23构成，由于缓冲芯片本身 的回滞功能和强的驱动能力，能对数据和控制信号进行整形并增强驱 io 动能力。
参见图IO，本发明的使用框图。在本实施例中，图所示为一个N 个数据获取与控制电路的系统组成框图，每个数据获取与控制电路一 定数量的数字化探测器电路，其中O号数据获取与控制电路为主电路， 其他为从电路。主电路可接收外触发信号，根据外触发信号或者计算 15机设置的系统工作频率产生同步输出，并通过同步信号线同时传送到 所有的从电路，从电路接收主电路的同步输出，以保证数据的同步。 所有的数据获取与控制电路和计算机都通过网线连接的交换机，组成 一个局域网，实现数据通讯。
参见图ll,本发明的方法流程图，其步骤如下 20 步骤S1，网络单片机通过以太网接收图像检查分系统的启动指令;
步骤S2，设置FPGA的工作参数并启动FPGA数据存储和控制信 号时序产生电路产生探测器电路工作所需的控制信号，通过缓冲电路 和差分电路发出；
步骤S3，通过缓冲电路和差分电路将探测器电路工作所需的控制 25信号发出；
步骤S4，通过隔离驱动电路将加速器所需的同步触发脉冲发送至
力口速器；
步骤S5，然后控制获取来自探测器电路的信号；
步骤S6，来自探测器电路信号经过差分和缓冲电路进入数据存储 和控制信号时序产生电路，其中数据信号经串并转换电路将串行输入 的图像数据进行串并转化后存储到数据存储电路；
步骤S7，网络单片机获取已存储好在另一指定地址的上一列图像数据，存储完该列探测器数据后，向网络单片机发出中断信号；
步骤S8，网络单片机再获取该列数据，同时以以太网的形式发送上一列图像数据，交替往复， 一列一列的图像数据就被发送至图像检 查分系统进行处理并成像。
由此，釆用本实施例后的用于辐射成像的数据采集和控制电路， 具有电路简化、集成度高、可扩展性强、抗干扰能力强、数据传输率 高、通讯协议简单、使用方便的优点。
当然，本发明还可有其他实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员，可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明的权利要求的保 护范围。
权利要求
1.一种用于辐射成像的数据获取和控制电路，控制和数据获取电路包括网络单片机电路、FPGA数据存储和控制信号时序产生电路，RS485接口及缓冲驱动电路、触发脉冲隔离驱动电路，加速器束流强度信号处理电路，数据存储电路，数据及控制信号缓冲和驱动电路，FPGA配置电路，其特征在于，网络单片机连接FPGA数据存储和控制信号时序产生电路，FPGA数据存储和控制信号时序产生电路分别连接数据缓存器、缓冲驱动电路、触发脉冲隔离驱动电路、加速器束流强度信号处理电路。
2.根据权利要求l所述的用于辐射成像的数据获取和控制电路，其特征在于，所述控制和数据获取电路的网络单片机电路与FPGA数 据存储和控制信号时序产生电路相连，实现对FPGA的寄存器读写、 工作方式的控制，同时PA端口与数据缓存电路的连接，用于数据的读 出。
3.根据权利要求1或2所述的用于辐射成像的数据获取和控制电路，其特征在于，所述FPGA数据存储和控制信号时序产生电路从 FPGA配置电路加载配置数据，根据网络单片机设置的寄存器内容产 生控制信号时序，用于控制数字化探测器电路工作并接收来自探测器 电路阵列的数据、实现数据的串并变换，同时产生对缓存的读写控制20时序控制数据存储电路的写入和读出，并产生同步控制时序。
4.根据权利要求l所述的用于辐射成像的数据获取和控制电路， 其特征在于，所述RS485差分电路的接口电路，差分电路包含在RS485 接口及缓冲驱动电路中，将所需远距离传输的信号转化为RS485差分 信号，485接口进行差分信号传输。
5.根据权利要求l所述的用于辐射成像的数据获取和控制电路，其特征在于，所述触发脉冲隔离驱动电路，通过上拉电阻选择合适的 输出电流，提供给加速器与本电路完全隔离的触发脉冲信号；外触发输入信号经过光藕进行隔离，及电阻调整输出电流后产生与加速器完 全隔离ACCI信号，进入数据和控制信号缓冲及驱动电路。
6. 根据权利要求1所述的用于辐射成像的数据获取和控制电路， 其特征在于，所述加速器束流强度信息处理电路包括运算放大器、模数转换器、提供基准电压的芯片，以及起滤波电容和电阻，用于将AD 变换后强度数字信号SDO送至N2。
7. 根据权利要求l所述的用于辐射成像的数据获取和控制电路， 其特征在于，所述数据存储电路将地址、控制、数据线连到FPGA芯片。
8.根据权利要求l所述的用于辐射成像的数据获取和控制电路，其特征在于，所述FPGA配置电路由配置芯片以及配置端口构成， FPGA中的配置数据调试状态下通过配置端口下载，工作状态下在芯 片上电时从配置芯片中加载。
9. 根据权利要求l所述的用于辐射成像的数据获取和控制电路，其特征在于，所述数据和控制信号缓冲电路由八路三态缓冲芯片构成，对数据和控制信号进行整形并增强驱动。
10. —种用于辐射成像的数据获取和控制方法，其步骤如下 步骤S1,网络单片机通过以太网接收图像检查分系统的启动指令； 步骤S2,设置FPGA的工作参数并启动FPGA数据存储和控制信号时序产生电路产生探测器电路工作所需的控制信号，通过缓冲电路 和差分电路发出；步骤S3，通过缓冲电路和差分电路将探测器电路工作所需的控制信号发出；步骤S4，通过隔离驱动电路将加速器所需的同步触发脉冲发送至力p速器；步骤S5，控制获取来自探测器电路的信号；步骤S6,来自探测器电路信号经过差分和缓冲电路进入数据存储和控制信号时序产生电路，其中数据信号经串并转换电路将串行输入 的图像数据进行串并转化后存储到数据存储电路；步骤S7,网络单片机获取已存储好在另 一指定地址的上一列图像数据，存储完该列探测器数据后，向网络单片机发生中断；步骤S8，网络单片机再获取该列数据，同时以以太网的形式发送上一列图像数据，交替往复， 一列一列的图像数据就被发送至图像检 查分系统进行处理并成像。
全文摘要
本发明涉及辐射检测技术领域，具体是用于辐射成像用的数据获取和控制电路及方法。电路包括网络单片机、FPGA数据存储和控制信号时序产生电路，RS485接口电路、隔离驱动电路，加速器束流强度信号处理电路，数据存储电路，数据及控制信号缓冲和驱动电路，FPGA配置电路。方法包括设置FPGA的工作参数并启动FPGA数据存储；通过缓冲电路和差分电路发出控制信号；通过隔离驱动电路将同步触发脉冲发送至加速器；控制获取来自探测器电路的信号；探测器电路信号经过差分和缓冲电路进入数据存储和控制信号时序产生电路；网络单片机存储完该列探测器数据后，向网络单片机发生中断；网络单片机以以太网的形式发送上一列图像数据，进行处理并成像。
文档编号H05G1/00GK101198206SQ20061016496
公开日2008年6月11日 申请日期2006年12月8日 优先权日2006年12月8日
发明者康克军, 张清军, 李元景, 李建华, 江年铭, 苗齐田 申请人:清华大学;同方威视技术股份有限公司