专利名称：电源放电控制系统的制作方法
技术领域：
本发明涉及一种电源控制技术，更详细地说，涉及一种应用于消 除电子装置内部各电子组件的残余电压的电源放电控制系统。
背景技术：
目前，例如个人计算机、服务器等电子装置一般设置有放电电路，
以于该电子装置的电源供应器(Power supply)处于掉电(Power Off)状态
时，可将上述电子装置中用以供应工作电源给内部各电子组件的残余 电量释放完毕。
请参阅图1，显示现有的电源放电控制系统的电路示意图。如图所 示，该电源放电控制系统10应用于一具有电源供应器11的电子装置 中，该电源供应器11用以提供该电子装置内部各电子组件13所需的 不同工作电源，如图1所示分别为5V及3.3V的工作电源，其中，该 电源供应器ll具有对应该电子装置开机(亦即上电(Power On))及关 机(亦即掉电)状态分别输出低电平电信号及高电平电信号的放电控 制接脚(N12V)111。
如图所示，该电源放电控制系统10包括电性连接该电源供应器 11的耗电电阻101 (图中该耗电电阻101包括二个相互并联的固定电 阻，但不以此为限)以及电性连接该放电控制接脚111、该耗电电阻 101、及开关单元105 (图中该开关单元105为N接面型场效晶体管 (Junction Field Effect Transistor; JFET));其中，该开关单元105(JFET) 的栅极(gate)与该放电控制接脚111电性连接，其漏极(dmin)与该耗电 电阻101电性连接，源极(source)直接接地，而于该电子装置关机后， 该放电控制接脚111即输出高电平电信号至该开关单元105的栅极， 使该开关单元105导通，由此提供电性连接该耗电电阻101的该电源 供应器11的工作电源至接地的电源释放路径，进而实现对残留于所述 电子组件中的电量执行放电操作的目的。然而，随着技术的不断创新，电源供应器的型号也不断更新，新 的电源供应器并未具备如上所述的放电控制接脚111，若仍延用上述电 源放电控制系统10，显然，无法达到在电源供应器掉电时对残留在电 子装置中的残余电压执行放电操作的目的，如此，因无相应配套的放 电控制系统，则在该电源供应器处于掉电状态时，只能以自然耗电的 方式将该电子装置的残余电量释放完毕，而自然放电的放电速度取决 于用以接收该电源供应器11所供应的工作电源的各电子组件的配置， 一般放电速度比较缓慢，如此，造成在掉电阶段的较长时间内该电子 装置内部仍残留有电压，该残留电压会使该电子装置内部的某些电子 组件产生误操作，不利于该电子装置再次上电时的正常运作，此外， 也变相地延长了各电子组件的使用时间，进而降低各电子组件的有效 使用寿命。
因此，如何提出一种可克服现有技术中的种种缺失的电源放电控 制系统，实为目前急欲解决的技术问题。
发明内容
鉴于上述现有技术的缺点，本发明的主要目的在于提供一种应用 于电子装置中的电源放电控制系统，以于该电子装置处于关机状态时 有效且迅速地完成对该电子装置内部各电子组件的残余电压的放电操
本发明的另一个目的在于提供一种应用于电子装置中的电源放 电控制系统，以延长该电子装置内部的电子组件的使用寿命。
本发明的再一个目的在于提供一种应用于电子装置中的电源放 电控制系统，以防止现有技术中残留于该电子装置中的电压时间过长， 使该电子装置内部的某些电子组件产生误操作，不利于该电子装置再 次上电时的正常运作的缺失。
为达上述目的及其它目的，本发明提供一种电源放电控制系统， 应用于消除电子装置内部各电子组件的残余电压，包括控制芯片， 用以对应该电子装置开机及关机指令分别输出第一电平及第二电平的 第一电信号；电源供应器，分别电性连接该控制芯片以及所述电子组
件，用以接收该控制芯片输出的第一电信号，并据以提供或终止提供给所述电子组件至少一个工作电源，且该电源供应器同时延迟输出与 该第一电信号电平相同的第二电信号；逻辑判断模块，耦接至该控制 芯片及该电源供应器，用以接收该控制芯片输出的该第一电信号以及 该电源供电器输出的该第二电信号，并进行逻辑运算的处理，使得当 该第一电信号及该第二电信号中至少一个为第一电平时，输出第三电 平的第三电信号，当该第一以及该第二电信号均为第二电平时，输出
第四电平的第三电信号；以及至少一个放电模块，接收该逻辑判断模 块所输出的第三电信号，当该第三电信号为第三电平时，不执行放电 操作，当该第三电信号为第四电平时，执行放电操作。 其中，该控制芯片为一南桥芯片。
此外，于本发明的电源放电控制系统的一个实施例中，对应该开 机指令的该第一电平为高电平，对应该关机指令的该第二电平为低电 平，而该逻辑判断模块进一步包括第一逻辑判断单元，具有第一控
制端、第一端及第二端，该第一控制端电性连接该控制芯片用以接收
该第一电信号，该第一端电性连接备用电源，该第二端接地；以及第 二逻辑判断单元，具有第二控制端、第三端及第四端，该第二控制端 电性连接该电源供应器用以接收该第二电信号，该第一端电性连接该 备用电源，该第二端接地。优选地，第一逻辑判断单元以及该第二逻 辑判断单元可例如为NMOS晶体管，该第一控制端以及该第二控制端 为所述NMOS晶体管的栅极(gate)，该第一端以及该第三端为所述 NMOS晶体管的漏极，该第二端以及该第四端为所述NMOS晶体管的 源极。
更详细地说，该放电模块包括耗电电阻， 一端电性连接该电源 供应器与该电子组件电性连接处所形成的分接点，用以接收工作电源; 以及开关单元，具有第三控制端、第五端及第六端，该第三控制端电 性连接该逻辑判断模块而接收其所输出的该第三电信号，该第五端耦 接于该耗电电阻的另一端，该第六端接地，当该第三控制端接收到的 第三电信号为第三电平时，断开该开关单元的第五端与该第六端的电 性连接，当该第三电信号为第四电平时，导通该开关单元，以接通该 第五端与该第六端，对该电子组件的残余电压执行放电操作。于本实 施例中，该第三电平为低电平，该第四电平为高电平。此外，于一个实施例中，该开关单元为NMOS晶体管，该NMOS 晶体管的栅极作为与该逻辑判断模块电性连接的第三控制端，该 NMOS晶体管的漏极作为与该耗电电阻电性连接的该第五端，该 NMOS晶体管的源极为接地的该第六端。于另一个实施例中，该开关 单元为N型晶体管，该N型晶体管的基极(base)作为与该逻辑判断模 块电性连接的第三控制端，该N型晶体管的集极(collector)作为与该耗 电电阻电性连接的该第五端，该N型晶体管的射极(emitter)为接地的该
、 一山
果/、顺。
相比于现有技术，本发明的电源放电控制系统主要通过电性连接 电源供应器以及控制芯片的逻辑判断模块接收其输出的第一以及第二 电信号，进行逻辑运算处理，使得当该第一及该第二电信号中至少一 个为第一电平时，输出第三电平的第三电信号，当该第一及该第二电 信号均为第二电平时，输出第四电平的第三电信号，接着通过放电模 块接收该逻辑判断模块所输出的第三电信号，并于该第三电信号为第 三电平时，不执行该电子装置的放电操作，当该第三电信号为第四电 平时，对该电子组件的残余电压执行放电操作，相应地，由于该电子 组件的放电操作于该电子装置处于关机状态时有效且迅速地完成，因 此，可减少该电子装置内部的电子组件的使用时间，亦即可延长该电 子装置内部的电子组件的使用寿命，此外，也可避免现有技术中残留 于该电子装置中的电压时间过长，使该电子装置内部的某些电子组件 产生误操作，影响该电子装置再次上电时的正常运作的弊端。
图1显示现有电源放电控制系统的电路示意图2显示本发明的电源放电控制系统应用于电子装置的第一实施 例的方块示意图3显示该电源开机信号接脚输出的第一电信号与该电源供电状 态接脚输出的第二电信号对应该电子装置开机及关机状态的时序状态 示意图；以及
图4显示本发明的电源放电控制系统应用于电子装置的一个实施 例的电路示意图。组件标号的简单说明 10 电源放电控制系统 101 耗电电阻
105 开关单元 11电源供应器 111放电控制接脚
13 电子组件 2电子装置
20 电源放电控制系统 201控制芯片
2011电源开机信号接脚
203 电源供应器
2031电源供电状态接脚
205逻辑判断模块
2051电源端子
2055第一逻辑判断单元
20551第一控制端
20553 第一端
20555 第二端
2057第二逻辑判断单元
20571第二控制端
20573 第三端
20575第四端
207放电模块
2071 耗电电阻
2073 开关单元
20731 第三控制端
20733 第五端
20735 第六端
21 电子组件
8
具体实施例方式
以下通过特定的具体实例说明本发明的实施方式，本领域的技术 人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功 效。
请参阅图2，显示本发明的电源放电控制系统应用于电子装置的一 个实施例的方块示意图。如图所示，本发明的电源放电控制系统20应 用于诸如个人计算机、或服务器等电子装置2中，用以消除该电子装 置2内部各电子组件21于关机状态的残余电压。
如图2所示，本发明的电源放电控制系统20包括控制芯片201、 电源供应器203、逻辑判断模块205、以及放电模块207，以下将一并 配合图3以及图4对本发明的电源放电控制系统20的上述各对象进行 详细说明。
该控制芯片201对应该电子装置2开机或关机指令分别对应输出 第一电平及第二电平的第一电信号，于本实施例中，该控制芯片201 具有一 电源开机信号接脚(CNTR一PS—ON)2011 ，而上述第一 电信号是由 该电源开机信号接脚2011予以输出，该第一电平及第二电平对应该电 子装置2的开机及关机指令分别为高电平及低电平，优选地，该控制 芯片201为一南桥芯片。
该电源供应器203分别电性连接该控制芯片201以及所述电子组 件21，用以依据该电源开机信号接脚2011所输出的第一电信号对所述 电子组件21执行电源管理操作，亦即于该电子装置2开机时依据该第 一电信号的第一电平接收外接交流电源，而将该外接交流电源转变为 适合该电子设备2中所述电子组件21使用的工作电源并予以输出，由 于该电子装置2内部配置的各电子组件21工作性能互不相同，故所述 电子组件21所需的工作电源亦可能不同，可例如为3.3V、 5V或12V 等适合该电子设备2使用的不同级别的工作电源，于下列实施例中， 以该电子装置2中配置3.3V工作电源与5V工作电源为例，但不以此 为限，于其它实施例中，该电子装置2中也可为仅配置有单一3.3V工 作电源、或单一5V工作电源、或单一 12V工作电源、或前述的工作 电源的至少任意两者的组合等，亦即，该电源供应器203所提供的工 作电源的电压类型数量是由该电子装置2中所配置的电子组件21所需的工作电源而确定者。此外，当该电子装置2关机时，该电源供应器
203依据该第一电信号的第二电平，终止提供给所述电子组件21工作 电源。
优选地，该电源供应器203具有电性连接该电源开机信号接脚2011 的电源供电状态接脚(PGD—PS—P5V—STBY)2031 ，该电源供电状态接脚 2031用以接收该电源开机信号接脚2011输出的第一电信号，并延迟输 出与该第一电信号电平相同的第二电信号，请参阅图3，显示该第一电 信号以及该第二电信号对应该电子装置2的开机及关机指令的时序状 态示意图，如图所示，由于该第二电信号是于接收到该电源开机信号 接脚2011输出的第一电信号后经该电源供应器203处理方予以输出， 因此，在时序上晚于该第一电信号，反映在时序图上，即当该电子装 置2开机时，该第一电信号早于该第二电信号变为高电平(即第一电 平)电信号，当该电子装置2关机时，该第一电信号早于该第二电信 号变为低电平(即第二电平)电信号。
该逻辑判断模块205与该控制芯片201的电源开机信号接脚2011 以及该电源供应器203的电源供电状态接脚2031电性连接，用以接收 该电源开机信号接脚2011输出的第一电信号以及该电源供电状态接脚 2031输出的第二电信号进行逻辑运算的处理，使得当该第一电信号及 该第二电信号中至少一个为第一电平时，输出第三电平的第三电信号， 当该第一以及该第二电信号均为第二电平时，输出第四电平的第三电 信号。
于一实施例中，该逻辑判断模块205是由电源端子2051、第一逻 辑判断单元2055、以及第二逻辑判断单元2057构成。其中，该电源端 子2051用以于该电子装置2 —旦接置外接交流电源即提供一备用电 源，详细地说，此备用电源为该电源供应器203接置外接电源所获得 的电压，在关机状态下，只要不拔除外接电源，该备用电源仍然存在， 且该备用电源的电平至少等于该开关单元2073 (容后详述)的使能电 平；第一逻辑判断单元2055具有第一控制端20551、第一端20553及 第二端20555，该第一控制端20551电性连接该控制芯片201的该电源 开机信号接脚2011，用以接收该第一电信号，该第一端20553电性连 接该电源端子2051以接收该备用电源，该第二端20555直接接地；第二逻辑判断单元2057具有第二控制端20571、第三端20573及第四端 20575，该第二控制端20571电性连接该电源供应器203的电源供电状 态接脚2031，用以接收该第二电信号，该第三端20573电性连接该电 源端子2051以接收该备用电源，该第四端20575直接接地。
于本实施例中，该第一逻辑判断单元2055以及该第二逻辑判断单 元2057可为NMOS晶体管(如图4所示，但不以此为限，于其它实 施例中，该第一逻辑判断单元2055以及该第二逻辑判断单元2057也 可为N型晶体管、N型接面型场效晶体管(Junction Field Effect Transistor; JFET)、或其它等效电子功能组件或电子电路)，该第一逻 辑判断单元2055的栅极(gate)作为与该电源开机信号接脚2011电性连 接的第一控制端20551，该第二逻辑判断单元2057的栅极作为与该电 源供电状态接脚2031电性连接的第二控制端20571，该第一逻辑判断 单元2055的漏极(drain)(即第一端20553 )与该第二逻辑判断单元2057 的漏极(即第三端20573)电性连接，且该第一逻辑判断单元2055的 漏极与该第二逻辑判断单元2057的漏极电性连接处形成两路， 一路与 该开关单元2073的第三控制端20731电性连接，另一路与该电源端子 2051电性连接，该第一以及该第二逻辑判断单元2055、 2057的源极 (source)(分别作为第二端20555、第四端20575)直接接地，具体而言， 该第一逻辑判断单元2055用以通过其第一控制端20551接收该电源开 机信号接脚2011输出的第一电信号，该第二逻辑判断单元2057用以 通过其第二控制端20571接收该电源供电状态接脚2031输出的第二电 信号，当该第一电信号(或该第二电信号)为高电平电信号时，令该 第一逻辑判断单元2055 (或该第二逻辑判断单元2057)对应导通，拉 低(Pull Down)该第一逻辑判断单元2055(或该第二逻辑判断单元2057) 的漏极端的电信号电平，进而产生低电平(即第三电平)的第三电信 号并输出至该开关单元2073的第三控制端20731，而令该开关单元 2073截止，当该第一电信号以及该第二电信号均为低电平电信号时， 令该第一逻辑判断单元2055 (或该第二逻辑判断单元2057)均截止， 使得该第一及第二逻辑判断单元2055、 2057的漏极端因电性连接该电 源端子2051(P5V—STBY)，而得到并输出允符该开关单元2073的使能 电平(即第四电平，容后详述)的第三电信号至该开关单元2073的第三控制端20731，以相应导通该开关单元2073。此处需予以说明的是， 该逻辑判断模块205并非以上述实施例所述为限，于其它实施例中， 该逻辑判断模块205也可为具有逻辑运算功能的其它电子组件或电子 电路。
该放电模块207是由电性连接该电源供应器203以接收其所提供 的工作电源的耗电电阻2071、开关单元2073构成。
其中，该耗电电阻2071的一端电性连接该电源供应器203与该电 子组件21电性连接处所形成的分接点，用以接收工作电源，而该耗电 电阻2071的另一端电性连接该开关单元2073，以通过该开关单元2073 接地，具体地说，即于该电源供应器203提供给电子组件21工作电源 时，该耗电电阻2071接收由电源供应器203提供的工作电源，但此时， 因与该耗电电阻2071的另一端电性连接的开关单元2073尚未开启(容 后详述)，故并不执行放电操作；而当该电源供应器203终止提供给电 子组件21工作电源后，与该耗电电阻2071的另一端电性连接的开关 单元2073已开启，此时，该电子组件21残留的工作电源(即残余电 压)通过该耗电电阻2071可直接接地，由此达到放电操作的目的。该 耗电电阻2071阻值的大小可决定该电子装置2的所述电子组件21于 关机时的放电速度，亦即，电阻阻值越小，放电速度越快，放电时间 越短，于本实施例中，如图4所示，该耗电电阻2071是由四个固定电 阻并联而达到，但不以此为限，举凡可达成欲配置的阻值的耗电电阻 配置方式，均属本发明的应用范畴。
该开关单元2073具有与该逻辑判断模块205电性连接的第三控制 端20731、第五端20733及第六端20735，且该开关单元2073具有使 能电平，用以通过其第三控制端20731接收该逻辑判断模块205所输 出的第三电信号，并于该第三电信号的电平与该使能电平相符时(该 第三电信号为第四电平时)导通，由此形成自该电子组件21至接地之 间的电源释放路径，以对该电子组件21的残余电压执行放电操作。其 中，该使能电平为高电平的电信号门限值。于本实施例中，该开关单 元2073为NMOS晶体管，该NMOS晶体管的栅极作为第三控制端 20731，该NMOS晶体管的漏极作为与该耗电电阻2071的另一端连接 的第五端20733，该NMOS晶体管的源极作为直接接地的第六端
1220735，但不以此为限，于其它实施例中，该开关单元2073也可为N 型晶体管，该N型晶体管的基极(base)作为第三控制端20731，该N型 晶体管的集电极(collector)为与该耗电电阻2071的另一端连接的该第 五端20733，该N型晶体管的发射极(emitter)为直接接地的该第六端 20735，但是，该开关单元2073所选用的器件类型不以上述实施例所 述为限，举凡具有开关特性且可由该逻辑判断模块205输出的第三电 信号控制其开启或关闭的电子组件(例如N型接面型场效晶体管等) 或电子电路，均属本发明可实施的范围。
为更明确了解应用本发明的电源放电控制系统20如何对该电子组 件21的残余电压执行放电操作，于此，将配合第3及图4，以该电子 装置2中配置3.3V工作电源与5V工作电源、且该第一逻辑判断单元 2055与该第二逻辑判断单元2057及开关单元2073为NMOS晶体管为 例进行说明。如第3以及图4所示，当该电子装置2关机后，在关机 瞬间，只有该电源开机信号接脚2011输出低电平(即第二电平)的第 一电信号，而该电源供电状态接脚2031输出仍为高电平的第二电信号， 延迟一段时间后，该第二电信号才变为低电平电信号，由上述对该逻 辑判断模块205工作原理的阐述，只有该第一及第二电信号均为低电 平时，该逻辑判断模块205才输出允符该开关单元2073的使能电平(即 为高电平的第四电平)的第三电信号至该开关单元2073的第三控制端 20731，促使该开关单元2073导通，而接通该第五端20733与该第六 端20735，以形成自所述电子组件21至接地的电源释放路径，进而执 行对所述电子组件21的残余电压的放电操作。此外，当该电子装置2 开机后，请参阅图3，无论是开机瞬间，只有该电源开机信号接脚2011 输出高电平(即第一电平)第一电信号时，还是开机一段时间后，该 电源开机信号接脚2011输出的第一 电信号及该电源供电状态接脚2031 输出的第二电信号均为高电平电信号时，由上述对该逻辑判断模块205 工作原理的阐述，该第一及该第二电信号只要有一个电信号为高电平 电信号，该逻辑判断模块205即可输出低电平(即第三电平)的第三 电信号至该开关单元2073的第三控制端20731，致使该开关单元2073 截止，以切除所述电子组件21的电源释放路径，而令所述电子组件21 于该电子装置2处于开机状态时正常供电。综上所述，本发明的电源放电控制系统主要通过电性连接电源供 应器的电源供电状态接脚以及控制芯片(南桥芯片)的电源开机信号 接脚的逻辑判断模块接收其输出的第一电信号以及第二电信号，进行 逻辑运算处理，使得当该第一及该第二电信号中至少一个为第一电平 时，输出第三电平的第三电信号，当该第一及该第二电信号均为第二 电平时，输出第四电平的第三电信号，接着通过放电模块接收该逻辑 判断模块所输出的第三电信号，并于该第三电信号为第三电平时，不 执行放电操作，当该第三电信号为第四电平时，对该电子组件的残余 电压执行放电操作，相应地，由于该电子组件的放电操作于该电子装 置处于关机状态时有效且迅速地完成，因此，可减少该电子装置内部 的电子组件的使用时间，以防止残留于该电子装置中的电压使该电子 装置内部的某些电子组件产生误操作，不利于该电子装置再次上电时 的正常运作的缺失，此外，也可避免当现有技术通过自然耗电方式进 行该电子组件的放电操作时，造成该电子装置内部的电子组件的使用 寿命縮短的弊端。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制 本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下， 对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如 后述的申请专利范围所列。
权利要求
1、一种电源放电控制系统，用于消除电子装置内部各电子组件的残余电压，其特征在于，该系统包括控制芯片，用以对应该电子装置开机及关机指令分别输出第一电平及第二电平的第一电信号；电源供应器，分别电性连接所述控制芯片以及所述电子组件，用以接收所述控制芯片输出的第一电信号，并据以提供或终止提供给所述电子组件至少一个工作电源，且该电源供应器同时延迟输出与该第一电信号电平相同的第二电信号；逻辑判断模块，耦接至该控制芯片及该电源供应器，用以接收该控制芯片输出的该第一电信号以及该电源供应器输出的该第二电信号，并进行逻辑运算处理，使得当该第一电信号及该第二电信号中至少一个为第一电平时，输出第三电平的第三电信号，当该第一以及该第二电信号均为第二电平时，输出第四电平的第三电信号；以及至少一个放电模块，接收该逻辑判断模块所输出的第三电信号，当该第三电信号为第三电平时，不执行放电操作，当该第三电信号为第四电平时，执行放电操作。
2、 根据权利要求l所述的电源放电控制系统，其特征在于，该控 制芯片为南桥芯片。
3、 根据权利要求l所述的电源放电控制系统，其特征在于，对应 该开机指令的该第一电平为高电平，对应该关机指令的该第二电平为 低电平。
4、 根据权利要求3所述的电源放电控制系统，其特征在于，该逻 辑判断模块进一步包括第一逻辑判断单元，具有第一控制端、第一端及第二端，该第一 控制端电性连接该控制芯片，该第一控制端用以接收该第一电信号， 该第一端电性连接备用电源，该第二端接地；以及第二逻辑判断单元，具有第二控制端、第三端及第四端，该第二控制端电性连接该电源供应器，该第二控制端用以接收该第二电信号， 该第三端电性连接该备用电源，该第四端接地。
5、 根据权利要求4所述的电源放电控制系统，其特征在于，该第一逻辑判断单元以及该第二逻辑判断单元为NMOS晶体管，该第一控 制端及该第二控制端为所述NMOS晶体管的栅极，该第一端及第三端 为所述NMOS晶体管的漏极，该第二端及该四端为所述NMOS晶体管 的源极。
6、 根据权利要求l所述的电源放电控制系统，其特征在于，该放 电模块包括耗电电阻， 一端电性连接该电源供应器与该电子组件电性连接处 所形成的分接点，用以接收工作电源；以及开关单元，具有第三控制端、第五端及第六端，该第三控制端电 性连接该逻辑判断模块而接收其输出的该第三电信号，该第五端耦接 于该耗电电阻的另一端，该第六端接地，当该第三控制端接收到的第 三电信号为第三电平时，断开该开关单元的第五端与该第六端的电性 连接，当该第三电信号为第四电平时，导通该开关单元，以接通该第 五端与该第六端，对该电子组件的残余电压执行放电操作。
7、 根据权利要求1或6所述的电源放电控制系统，其特征在于， 该第三电平为低电平，该第四电平为高电平。
8、 根据权利要求6所述的电源放电控制系统，其中，该开关单元 为NMOS晶体管，该NMOS晶体管的栅极作为与该逻辑判断模块电性 连接的该第三控制端，该NMOS晶体管的漏极作为与该耗电电阻电性 连接的该第五端，该NMOS晶体管的源极为接地的该第六端。
9、 根据权利要求6所述的电源放电控制系统，其特征在于，该开 关单元为N型晶体管，该N型晶体管的基极作为与该逻辑判断模块电 性连接的该第三控制端，该N型晶体管的集极作为与该耗电电阻电性 连接的该第五端，该N型晶体管的射极为接地的该第六端。
全文摘要
一种电源放电控制系统，用以消除电子装置内部各电子组件的残余电压，主要通过控制芯片对应电子装置开机及关机指令分别输出第一及第二电平的第一电信号，并由电源供应器接收该第一电信号并据以提供或终止提供给电子组件工作电源，且延迟输出等同第一电信号电平的第二电信号，并通过连接控制芯片及电源供应器的逻辑判断模块接收该第一及第二电信号进行逻辑运算处理，使得当该第一及第二电信号中至少一个为第一电平时，输出第三电平的第三电信号，当该第一及该第二电信号均为第二电平时，输出第四电平的第三电信号，通过至少一放电模块接收第三电信号，并于该第三电信号为第三电平时，不执行放电操作，当该第三电信号为第四电平时，执行放电操作。
文档编号H05F3/02GK101583232SQ20081010781
公开日2009年11月18日 申请日期2008年5月14日 优先权日2008年5月14日
发明者刘士豪, 岚 黄 申请人:英业达股份有限公司