专利名称：组装后平面化的微电子元件的制作方法
组装后平面化的微电子元件相关申请的交叉引用
本申请要求专利申请号为12/842587、申请日为2010年7月23日的美国专利申请之利益，其公开的内容通过援引加入本文。
背景技术：
本发明涉及微电子器件的封装，尤其是半导体器件的封装。本发明还涉及堆叠微电子封装及制造这种封装的方法，该堆叠微电子封装包括在晶圆级制造的堆叠微电子封装。微电子元件通常包括如硅或砷化镓等半导体材料的薄板，一般称为裸片或半导体芯片。半导体芯片一般设置为单独的、封装的单元。有源电路制备在半导体芯片的第一面(如正面)。为便于与有源电路的电连接，在芯片的同一面设置有结合垫。结合垫通常以规则阵列的形式设置，或者绕裸片的边缘，或者在裸片的中心，对于许多存储器件来说是在裸片的中心。结合垫通常由如铜或铝等的导电金属制成，大约为0.5微米厚。结合垫可包括单层或多层的金属。结合垫的大小随器件类型而变化，但典型地，在一侧的尺寸为几十微米至几百微米。在一些单元的设计中，半导体芯片安装至基板或芯片载体上，基板或芯片载体再安装至如印刷电路板等的电路板上。半导体芯片通常与基板封装在一起，以形成具有端子的微电子封装，所述端子与芯片触点电连接。然后所述封装可与检测设备连接，以确定封装器件是否符合所需的性能标准。检测过后，所述封装可与较大的电路，例如计算机或移动电话等电子广品的电路连接。为节省空间，在某些常规的设计中一个封装内堆叠复数个微电子芯片。这样允许该封装占用的基板上的表面积小于堆叠中各芯片的总的表面积。但是，常规堆叠封装具有结构复杂、成本高、厚度大及不易检测的缺点。在芯片的任一几何布置中，尺寸是重要的考虑因素。随着便携式电子装置的快速发展，芯片的更紧凑几何布置的需求变得更为强烈。仅以示例的方式说明，通常称为“智能手机”的装置，集成了移动电话及强大的数据处理器、存储器、如全球定位系统接收器、数码相机等的辅助器件等的功能，以及局域网连接，并伴有高分辨率的显示及相关的图像处理芯片。这种装置可提供如完整的互联网连接、包括高清视频等的娱乐、导航、电子银行及更多的性能，都设置在袖珍式的装置内。复杂的便携装置要求把大量芯片包装至狭小的空间内。此外，一些芯片具有许多输入和输出接口，一般称为“I/O 口”。这些I/O 口必须与其他芯片的I/o 口互连。这种互连应尽量短且应具有低的阻抗，以使信号传输延迟最小化。形成这些互连的元器件不应大幅度增加组件的尺寸。类似需求也出现在其他应用中，例如，数据服务器，如在互联网搜索引擎中使用的数据服务器。例如，在复杂芯片之间设置大量短且阻抗低的互连的结构，可增加搜索引擎的频带宽度(bandwidth),并降低其能耗。尽管取得了上述进展，仍需对半导体器件与载体的封装及堆叠封装进行改进，使之更可靠、更薄、可检测，且制造成本经济。本发明的这些属性通过微电子封装的构造而获得，如下文所述。
发明内容
根据本发明的一个方面，微电子单元包括载体结构，载体结构具有正面、远离正面的背面、及凹陷，所述凹陷具有在正面的开口及位于载体结构正面下方的内表面。载体结构可包括半导体材料或玻璃中的至少一种。微电子单元还可包括具有邻近内表面的底面、远离底面的顶面、及在顶面上的复数个触点的微电子元件。微电子单元还可包括与微电子元件的触点电连接的端子。端子可与载体结构电绝缘。微电子单元还可包括至少与微电子元件的顶面接触的介电区域。介电区域可具有与载体结构的正面共面，或高于载体结构的正面的平坦表面。端子可暴露在介电区域的表面，以与外部元件互连。在特定实施例中，端子可暴露在载体结构的正面。在一个实施例中，端子可延伸至载体结构正面的上方。在示例性的实施例中，微电子元件可具有在顶面与底面之间的至少一个边缘表面，至少一个端子在平坦表面横向上的位置，可位于微电子元件的边缘表面与载体结构界定凹陷的表面之间。在一个实施例中，端子可包括导电结合垫(conductive bond pads)。在示例性的实施例中，端子可包括扩展结合垫(extended bond pads)。扩展结合垫可与微电子元件的触点接触。在特定实施例中，载体结构可包括外部金属处理层(outer metal finishlayer)，使得载体结构适于起到散热器的作用。在一个实施例中，介电材料可覆盖载体结构的整个正面。在示例性的实施例中，载体结构可包括半导体材料，介电区域可为电化学沉积的聚合物。在特定实施例中，载体结构可包括玻璃和喷涂或旋涂的柔性介电材料，其可覆盖凹陷的内表面。在一个实施例中，微电子单元还可包括从载体结构的背面延伸至正面的复数个导电通路。在特定实施例中，每个通路可具有在载体结构背面的第一宽度及在相对端的第二宽度，第二宽度与第一宽度不同。在一个实施例中，端子可包括扩展结合垫，且每个结合垫可使相应的通路与微电子元件的相应的触点电连接。在示例性的实施例中，介电区域可在凹陷的侧壁与微电子元件之间延伸。在特定实施例中，微电子单元还可包括从介电区域的主表面穿过载体结构延伸至背面的复数个导电通路。在特定实施例中，每个通路可具有在载体结构背面的第一宽度及在相对端的第二宽度，第二宽度与第一宽度不同。在一个实施例中，端子可包括扩展结合垫，且每个结合垫可使相应的通路与微电子元件的相应的触点电连接。在一个实施例中，微电子组件可至少包括第一微电子单元和第二微电子单元，第一微电子单元与第二微电子单元堆叠，组件内各微电子元件的触点通过第一微电子单元和第二微电子单元的端子而电连接。在示例性的实施例中，第一微电子单元可包括暴露在第一载体结构背面的第一端子，第二微电子单元可包括暴露在第二载体结构正面的端子，且通过第一端子和第二端子，第一微电子元件可与第二微电子元件电连接。在特定实施例中，第一载体结构可包括沿其正面的横向具有第一宽度的第一凹陷，且第二载体结构可包括沿其正面的横向限定第二宽度的第二凹陷，第二宽度与第一宽度不同。
在示例性的实施例中，微电子元件可为第一微电子元件。微电子单元还可包括第二微电子元件，第二微电子元件具有邻近凹陷内表面的底面、远离底面的顶面、及在顶面上的复数个触点。在一个实施例中，凹陷可为第一凹陷，微电子元件可为第一微电子元件，且载体结构可具有第二凹陷，第二凹陷具有在正面的开口及位于载体结构正面下方的内表面。微电子元件还可包括第二微电子元件，第二微电子元件具有邻近第二凹陷内表面的底面、远离底面的顶面、及在顶面上的复数个触点。根据本发明的一个方面，微电子单元包括载体结构，载体结构具有正面、远离正面的背面、及凹陷，所述凹陷具有在正面的开口及位于载体结构正面下方的内表面。载体结构可包括半导体材料或玻璃中的至少一种。微电子单元还可包括微电子元件，微电子元件具有邻近内表面的顶面、远离顶面的底面、及在顶面上的复数个触点。微电子单元还可包括与微电子元件的触点电连接的端子。端子可与载体结构电绝缘。微电子单元还可包括至少与微电子元件的底面接触的介电区域。介电区域可限定平坦表面，其与载体结构的正面共面，或高于载体结构正面。在特定实施例中，微电子元件可具有在顶面与底面之间的至少一个边缘表面，以平坦表面的横向，至少一个端子的位置可在微电子元件的边缘表面与载体结构界定凹陷的表面之间。在一个实施例中，微电子元件的底面可与载体结构的正面共面。在示例性的实施例中，端子可暴露在载体结构的正面。在特定实施例中，端子可延伸至载体正面的上方。在一个实施例中，端子可包括导电结合垫。在示例性的实施例中，端子可包括扩展结合垫。扩展结合垫可使在凹陷内延伸的导电体与微电子元件的触点接触。在特定实施例中，载体结构可包括外部金属处理层，使得载体结构适于起到散热器的作用。在一个实施例中，介电材料可覆盖载体结构的整个正面。在示例性的实施例中，载体结构可包括半导体材料，介电区域可为电化学沉积的聚合物。在特定实施例中，载体结构可包括玻璃，喷涂或旋涂的柔性介电材料可覆盖凹陷的内表面。在一个实施例中，微电子单元还可包括从载体结构的背面延伸至内表面的复数个导电通路。在特定实施例中，每个通路可具有在载体结构背面的第一宽度及在相对端的第二宽度，第二宽度与第一宽度不同。在一个实施例中，端子可包括扩展结合垫，每个结合垫可使相应的通路与微电子元件的相应的触点电连接。在示例性的实施例中，微电子单元还可包括从载体结构的背面延伸至正面的复数个导电通路。在一个实施例中，每个通路可具有在载体结构背面的第一宽度及在相对端的第二宽度，第二宽度与第一宽度不同。在特定实施例中，端子可包括扩展结合垫，且每个结合垫可使相应的通路与微电子元件的相应的触点电连接。在一个实施例中，介电区域可在凹陷的侧壁与微电子元件之间延伸。在示例性的实施例中，微电子元件还可包括从介电区域的主表面穿过载体结构延伸至背面的复数个导电通路。在一个实施例中，每个通路可具有在载体结构背面的第一宽度及在相对端的第二宽度，第二宽度与第一宽度不同。在特定实施例中，端子可包括扩展结合垫，且每个结合垫可使相应的通路与微电子元件的相应的触点电连接。在示例性的实施例中，微电子组件可至少包括第一微电子单元和第二微电子单元。第一微电子单元与第二微电子单元堆叠，通过第一微电子单元和第二微电子单元的端子，组件内各微电子元件的触点电连接。在特定实施例中，第一微电子单元可包括暴露在第一载体结构背面的第一端子，第二微电子单元可包括暴露在第二载体结构正面的第二端子，且通过第一端子和第二端子，第一微电子元件可与第二微电子元件电连接。在一个实施例中，第一载体结构可包括沿其正面的横向具有第一宽度的第一凹陷，第二载体结构可包括以沿其正面的横向限定第二宽度的第二凹陷，第二宽度与第一宽度不同。在示例性的实施例中，微电子元件可为第一微电子元件。微电子单元可进一步包括第二微电子元件，第二微电子元件具有邻近凹陷内表面的顶面、远离顶面的底面、及在正面上的复数个触点。在特定实施例中，凹陷可为第一凹陷，具有在正面的开口及位于载体结构正面下方的内表面。微电子单元还可包括第二微电子元件，第二微电子元件具有邻近第二凹陷内表面的顶面、远离顶面的底面、及在顶面上的复数个触点。根据本发明的一个方面，微电子单元包括载体结构，载体结构具有正面、远离正面的背面、及穿过载体结构从正面延伸至背面的开口。载体结构可包括半导体材料或玻璃中的至少一种。微电子单元还可包括微电子元件，微电子元件具有邻近开口侧边表面的边缘表面、远离底面的顶面、及在顶面上的复数个触点。微电子单元还可包括与微电子元件的边缘表面接触的介电区域。微电子单元还可包括暴露在由正面与介电区域限定的平面上、或暴露在由背面与介电区域限定的平面上的端子。端子可与微电子元件的触点电连接。微电子单元还可包括沿介电区域延伸并使触点与端子电连接的迹线。在示例性的实施例中，端子的第一子集可暴露在介电区域的前平面，端子的第二子集可暴露在介电区域的后平面，用于与外部元件互连。在一个实施例中，微电子单元还可包括从正面穿过载体结构延伸至背面的复数个导电通路。在特定实施例中，每个通路可具有在载体结构背面的第一宽度和在相对端的第二宽度，第二宽度与第一宽度不同。在示例性的实施例中，介电区域可在开口的壁与微电子元件之间延伸。在一个实施例中，微电子单元还可包括从前平面穿过介电区域延伸至后平面的复数个导电通路。在特定实施例中，微电子单元还可包括从前平面穿过导电区域延伸至微电子元件触点的复数个导电通路。在示例性的实施例中，微电子单元还可包括从后平面穿过介电区域延伸至微电子元件触点的复数个导电通路。根据本发明的一个方面，制造微电子单元的方法包括，在载体结构的凹陷内放置微电子元件的步骤，微电子元件具有顶面、远离顶面的底面、在顶面上的复数个触点，载体结构具有正面及远离正面的背面。载体结构可包括半导体材料或玻璃中的至少一种。该方法还可包括使触点与载体结构的端子电互连的步骤。微电子元件的顶面或底面可放置为邻近载体结构在凹陷内的内表面。制造微电子单元的方法还可包括向所述凹陷涂敷介电区域的步骤。介电区域可至少与微电子元件的顶面接触。该方法还可包括平面化介电区域的步骤，以限定与载体结构的正面共面、或在载体结构的正面上方的平坦表面。在一个实施例中，制造微电子单元的方法还可包括应用光刻图案化过程在介电区域上电镀迹线的步骤。在特定实施例中，向凹陷涂敷介电区域的步骤可包括涂敷覆盖凹陷整个内表面的层。
在特定实施例中，制造微电子单元堆叠组件的方法可包括，在第二微电子单元上堆叠第一微电子单元的步骤。该方法还可包括通过导电结合材料使第一微电子单元与第二微电子单元接合的步骤。平面化介电区域的步骤可包括，研磨、抛光或蚀刻微电子元件顶面及载体结构正面的一部分。在示例性的实施例中，微电子元件的底面可放置为邻近载体结构在凹陷内的内表面。该方法还可包括，研磨微电子元件底面及载体结构背面的一部分的步骤，直至微电子元件的底面暴露在载体结构的背面。在示例性的实施例中，该方法还可包括，形成从正面穿过载体结构延伸至背面的复数个导电通路的步骤。在一个实施例中，形成复数个导电通路的步骤可包括，形成从正面穿过载体结构延伸至被背面覆盖的一位置的复数个插口，研磨载体结构背面的一部分的步骤可包括，研磨背面直至复数个插口在背面暴露而变为复数个导电通路。在特定实施例中，该方法可包括，形成从介电区域的主表面穿过载体结构延伸至背面的复数个导电通路的步骤。在一个实施例中，该方法可包括，形成从背面穿过载体结构延伸至正面的复数个导电通路的步骤。在特定实施例中，形成复数个导电通路的步骤可包括形成从背面穿过载体结构延伸至被正面覆盖的一位置的复数个插口，平面化介电区域的步骤可包括研磨、抛光或蚀刻载体结构的正面直至复数个插口在正面暴露而变成复数个导电通路。在特定实施例中，当载体结构与至少一个其他载体结构在边缘保持连接时，可进行形成凹陷、形成复数个导电通路、形成端子、涂敷介电区域、及平面化介电区域的各步骤。在一个实施例中，制造微电子单元堆叠组件的方法可包括，在第二微电子单元上堆叠第一微电子单元的步骤。该方法还可包括使第一微电子单元与第二微电子单元接合的步骤。形成复数个导电通路的步骤和使第一微电子单元与第二微电子单元接合的步骤可包括，在堆叠步骤后，钻出穿过第一微电子单元和第二微电子单元而延伸的孔，并用导电材料电镀该孔。在特定实施例中，制造微电子单元的方法还可包括，形成从凹陷内表面穿过载体结构向背面延伸的复数个导电通路的步骤。在示例性的实施例中，当载体结构与至少一个其他载体结构在边缘保持连接时，可进行形成凹陷、形成复数个导电通路、形成端子、涂敷介电区域、及平面化介电区域的各步骤。在一个实施例中，制造微电子单元堆叠组件的方法可包括，在第二微电子单元上堆叠第一微电子单元的步骤。该方法还可包括通过导电结合材料使第一微电子单元与第二微电子单元接合的步骤。在一个实施例中，制造微电子单元的方法还可包括，使微电子元件的触点与位于凹陷内表面邻近的导电垫接合的步骤。形成复数个导电通路的步骤可包括，形成从载体结构背面延伸至导电垫的通路的步骤。在特定实施例中，该方法还可包括，使微电子元件与涂敷在凹陷内表面的介电层接合的步骤。形成复数个导电通路的步骤可包括，形成从载体结构的背面延伸至微电子元件触点的孔。形成复数个导电通路的步骤可通过电镀孔而进行。本发明的另一方面提供了系统，所述系统包含了与其他电子器件联合的根据本发明之前方面的微电子结构、根据本发明之前方面的复合芯片、或二者。例如，系统可置于可为便携式外壳的单个外壳内。根据本发明这方面的优选实施例的系统，可比同类的常规系统更紧凑。
图1A和图1B分别是说明根据本发明实施例的封装芯片与芯片载体组件的剖面图和相对应的俯视图。图2是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图3A和图3B分别是说明根据本发明实施例的一个制造阶段的剖面图和相对应的俯视图。图3C是说明根据本发明实施例的一个制造阶段的平面图。图4是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图5是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图6A是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图6B和图6C是说明根据本发明变例的制造方法当中一个阶段的剖面图。图7是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图8A是说明根据另一实施例的封装芯片的剖面图。图SB是说明根据另一实施例的封装芯片的剖面图。图9A是说明根据另一实施例的封装芯片的剖面图。图9B是说明根据另一实施例的封装芯片的剖面图。图9C是说明根据另一实施例的封装芯片的剖面图。图10是说明根据另一实施例的包括复数个封装芯片的堆叠组件的剖面图。图1lA是说明根据另一实施例的安装至单个芯片载体的复数个封装芯片的平面图。图1lB是说明根据另一实施例的安装至单个芯片载体的复数个封装芯片的平面图。图12是说明根据本发明实施例的封装芯片与芯片载体组件的剖面图。图13是说明根据本发明变例的制造方法当中一个阶段的剖面图。图14是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图15是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图16是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图17是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图18A是说明根据另一实施例的封装芯片的剖面图。图18B是说明根据另一实施例的封装芯片的剖面图。图18C是说明根据另一实施例的封装芯片的剖面图。图19A是说明根据另一实施例的封装芯片的剖面图。图19B是说明根据另一实施例的封装芯片的剖面图。图20是说明根据另一实施例的包括复数个封装芯片的堆叠组件的剖面图。图21是说明根据另一实施例的包括复数个封装芯片的堆叠组件的剖面图。图22是说明根据另一实施例的包括复数个封装芯片的堆叠晶圆级组件的剖面图。图23A是说明根据本发明实施例的制造方法当中一个阶段的剖面图。
图23B是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图24是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图25是说明根据本发明实施例的制造方法当中一个阶段的剖面图。图26是说明根据本发明一个实施例的系统的示意图。
具体实施例方式在本文所示及所描述的实施例中，微电子单元可平面化。平面化的微电子单元可有利于并入堆叠组件中。不同尺寸微电子单元数量的减少也可有利于微电子单元的堆叠。图1A和图1B是分别说明根据本发明实施例的封装芯片与芯片载体组件的剖面图和相对应的俯视图。如图1A和图1B所示，微电子单元10包括安装在载体结构30上的微电子元件20。微电子元件20可包括，例如由硅制成的半导体基板，其中一个或复数个半导体器件(如晶体管、二极管等)置于半导体基板的有源半导体区域内，有源半导体区域位于顶面21上和/或顶面21下方。微电子元件20的顶面21与远离正面的底面22之间的厚度，通常小于200微米，且可显著地更小，例如130微米、70微米、或甚至更小。微电子元件20包括位于其顶面21的复数个导电触点23，用于与其他导电元件电连接。尽管在图1A和图1B中没有特别地示出，有源半导体区域内的半导体器件通常与导电触点23导电连接。因此，通过在微电子元件20的一个或多个介电层内并入的配线，半导体器件可导电接通。在一些实施例中，微电子元件正面的接触垫可不直接地暴露在微电子元件的正面。替代地，接触垫可与延伸至暴露端子的迹线电连接。如在本文应用的，声明导电元件“暴露在”介电元件的表面，指的是导电元件可与一理论点接触，所述理论点以垂直于该介电元件表面的方向、从介电元件外向该介电元件表面移动。因此，暴露在介电元件表面上的端子或其他导电元件可从该表面突出、可与该表面平齐、或可相对该表面凹陷并通过介电元件内的孔或凹坑暴露。实质上可用于形成导电元件的任何技术都可应用，以形成本文所述的导电元件，如在与本申请同一日提交的、同时待决的、名称为“三维导电元件的非光刻生成”的专利申请(律师案卷号为Tessera 3.0-614)中非常详尽地阐述的非光刻(non-lithographic)技术，可被采用。这种非光刻技术可包括，例如，应用激光或应用如研磨或喷砂等的机加工艺，选择性地处理表面，使得沿将要形成导电元件的路线的该部分表面，处理为与表面的其他部分不同。例如，可应用激光或机加工艺，从表面只沿特定路线烧蚀或去除如牺牲层等的材料，因此形成沿该路线延伸的凹槽。然后可在凹槽内沉积如催化剂等的材料，并可在凹槽内沉积一种或多种金属层。载体结构30限定了从其正面31部分地穿过载体结构向背面32延伸的凹陷40。载体结构30可由如硅等的半导体制成。在一个示例中，载体结构30可由如铜等的金属制成，这可允许载体结构起到用于微电子元件20的散热器的作用。在示例性的实施例中，载体结构30可包括外部金属处理层，使得载体结构适于起到散热器的作用。凹陷40包括位于凹陷底部的内表面41，其离载体结构30的正面31最远。凹陷40包括在凹陷的内表面41与载体结构30的正面31之间延伸的侧边表面42(即凹陷40的侧壁)。凹陷40可从正面31朝着背面32延伸超过一半的距离，从而沿垂直于正面的方向，凹陷的高度比在内表面41与背面32之间延伸的载体结构30的保留部分的高度更高。凹陷40可具有任意的俯视形状,例如包括,如图1B所示的长方形通道。如图1A和图1B所示，凹陷40包括单个微电子元件20。在其他实施例中，凹陷可包括任意数量的微电子元件20。在一个示例中，如图1lA所示的实施例，凹陷可包括复数个微电子元件。在一些示例中，凹陷40可具有任意三维形状，例如包括，圆柱体、立方体、或棱柱，及其他。如图1A所示，侧边表面42以与正面31限定的水平面成正交的角度从载体结构30的正面31穿过载体结构而延伸。在其他实施例中，侧边表面42可相对正面31以任意角度从正面31延伸，例如包括，角度在约60至约100度之间。侧边表面42可具有恒定的斜度或变化的斜度。例如，当侧边表面进一步向内表面41深入时，相对于正面31所限定的水平面，侧边表面42的角度或斜度可减小。在示例性的实施例中，侧边表面以图8A所示的非正交的角度从载体结构的正面延伸。载体结构30还限定了从其正面31穿过载体结构延伸至背面32的复数个孔50，及复数个导电通路60，每个导电通路穿过相对应的孔50延伸。在参照图1A和图1B所描述的实施例中，具有六个孔50及相对应的导电通路60。在其他示例中,可具有任意数量的穿过载体结构延伸的孔和导电通路。例如，在图1lA所示的实施例中，具有18个穿过载体结构延伸的孔。孔50可在载体结构30内以任意几何构型布置。例如，孔50可沿单个共同轴线布置，或孔50可布置为两个平行的排,如图1B和图11所示。在其他示例(未示出)中，孔50可布置为串、格栅、环、或任意其他形状。每个孔50都包括穿过载体结构30延伸的内表面51。如图1A所示,孔50具有在正面31的宽度Wl及在背面32的宽度W2，宽度W2比Wl更宽，从而沿从背面向正面的方向，孔逐渐变细。在其他示例中，如图8A所示的示例中，沿从正面向背面的方向，一个或多个孔可具有恒定的宽度，一个或多个孔可逐渐变细。每个孔50的内表面51可具有恒定的斜度或变化的斜度。例如，当内表面51从正面31进一步向载体结构的背面32深入时，相对于载体结构30的正面31所限定的水平面，内表面51的角度或斜度的量值可减小(正值或负值的绝对值变小)。每个孔50可具有任意的俯视形状，例如包括，如图1B所示的圆形(在图1B中，每个孔50都具有截头圆锥的三维形状)。在一些实施例中，每个孔50可具有正方形、长方形、椭圆形，或任意其他的俯视形状。在一些示例中，每个孔50可具有任意的三维形状，例如包括圆柱体、立方体、或棱柱，及其他。每个导电通路60在相对应的孔50内延伸，并限定在载体结构30的正面31与背面32之间沿导电通路的高度延伸的外表面61。每个导电通路可由金属或导电金属化合物制成，例如包括铜或金。每个导电通路60与正面31的前导电触点62及背面32的后导电触点63电连接。每个前导电触点62和后导电触点63 (或本文公开的任意其他导电触点)，如果暴露在微电子单元10的外表面(如正面31、背面32、介电区域70的主表面71、或覆盖相对应表面31或32的介电层72或73)，都适于用作与外部元件电连接的端子。如图所示，导电通路60还与导电触点62和63对齐(即导电通路60与导电触点62、63共同拥有一中心轴)。在其他示例中，导电通路可具有与前导电触点或后导电触点中之一或与二者都不同的中心轴。每个导电触点62、63都可由任意的导电金属制成,例如包括铜或金。如图所示，导电触点62。63具有圆形的俯视形状。在其他示例中，导电触点62、63及本文公开的任意其他导电触点可具有任意的俯视形状，包括椭圆形、三角形、正方形、长方形、或任意其他形状。每个导电通路60也可与微电子元件20的一个或多个导电触点23电连接。如图1A和图1B所示，每个导电通路60通过端子24、沿载体结构30的正面31延伸的导电迹线
64、及前导电触点62而与相对应的导电触点23电连接。在其他示例中，每个导电通路60可与任意其他配置中的一个或多个导电触点23电连接。一个或多个端子24、导电触点62、及导电迹线64的组合还可被认为是“扩展结合垫”("extended bond pad"),适于与外部元件(未示出)连接。如图所示，每个导电通路60与暴露在后导电触点63底面的相应的导电结合材料65电连接，以与外部兀件(未不出)电互连。在其他不例中，导电结合材料65可被任意的其他电互连元件(如导电纳米颗粒)取代，或可省略导电结合材料65 (例如当采用扩散结合时)。导电通路60、导电触点62和63、迹线64及端子24都通过介电区域或介电层而与微电子元件20电绝缘。例如，迹线64通过具有主表面71的介电区域70与载体结构30绝缘，前导电触点62通过介电层72与正面31绝缘，后导电触点63通过介电层73与背面32绝缘。每个导电通路60也通过沿孔的内表面51延伸的介电层(未示出)而与孔50绝缘。如图1A所示，导电通路60可充满孔50内的介电层内部的所有空间，介电层使载体结构30与导电通路60电绝缘。换言之，导电通路60的外表面61与相对应孔50的内表面51的轮廓一致。在其他示例中，导电通路60可不充满使孔50绝缘的介电层内部的所有空间。在一个不例中，导电通路61的外表面61可与相对应孔50的内表面51的轮廓不一致。在这样的示例中，介电区域可填充孔50，可钻出贯穿介电区域的孔隙，然后电镀该孔隙，以形成导电通路。图8A示出了这样的示例性实施例，其导电通路具有的外表面与孔的内表面不一致。根据工艺条件的不同，导电通路60可形成为实心的或中空的。例如，导电通路60可通过对使孔50绝缘的介电层保形电镀而形成，从而具有穿过导电通路中心延伸的内部孔隙。这个内部孔隙可用介电材料填充，或可一直打开着。图8A示出的这样的示例性实施例中，包括具有内部孔隙的导电通路。如图所示,每个导电通路60都具有截头圆锥的形状。在其他示例中，导电通路60可具有任意的其他形状，例如包括，圆柱体的形状(如图8A所示)、或沿导电通路位于不同高度的圆柱体与截头圆锥的组合形状。介电区域70填充凹陷40内没有被微电子元件20占据的部分，对于微电子元件20，介电区域70可提供良好的介电隔离。介电区域70可为柔性的，具有足够低的弹性模量及足够的厚度，使得具有该模量和该厚度的产物可提供柔性。特别地，当在导电元件上施加外部负载时，这种柔性的介电区域70可允许附接于其上的导电元件弯曲或相对微电子元件20和/或载体结构30稍许移动。以这种方式，微电子单元10的导电元件与如电路板等的外部元件(未示出)的端子之间的结合，可更好地承受由于微电子单元10与电路板之间热膨胀系数(“CTE”)的不匹配而产生的热应变。
在所示的实施例中，介电区域70的主表面71在载体结构30的正面31限定的平 面上方延伸。在其他不例中，主表面71可大致在与载体结构30正面31限定的同一平面延 伸。
介电层72和73可包括无机介电材料或有机介电材料或二者都包括。介电层72 和73可包括电沉积的保形涂料(conformal coating)或其他介电材料,例如光致成像的聚 合物材料，如阻焊材料(solder mask material)。
每个端子24都暴露在介电区域70的主表面71，用于与外部元件互连。每个端子 24都可与凹陷40对齐，并可完全地或部分地置于载体结构30的由凹陷40限定的区域内。 从图1A中可以看出，端子24完全地置于凹陷40所限定的区域内。在其他示例中，端子24 可置于凹陷40限定的区域外(如参见图9A)。如图所示，端子24的顶面25所限定的平面与 载体结构30的正面31所限定的平面大致平行。作为将端子24与外部元件电互连的附加 手段或替代手段，前导电触点62可用作端子，并可与外部元件电互连。
如图所示，端子24的顶面25位于载体结构30的正面31所限定的平面的上方。在 其他实施例中，端子24的顶面25可位于或低于正面31所限定的平面(参见图6A至图6C， 与载体结构的正面及介电区域的主表面所限定的平面相比，端子顶面的各种布置)。
如图1B所示，端子24和前导电触点62具有导电结合垫的形状。在其他实施例中， 端子24和导电触点62可为任意其他形状的导电触点，例如包括导电柱。
现在将参照图2至图7，描述制造微电子单元10 (图1A和图1B)的方法。参照图 2，载体结构30包括初始正面31 '。在制造过程的这个阶段，初始正面31 '可与载体结构 30的背面32通过其初始厚度Tl均匀地隔开。可在载体结构30的初始表面31丨的需要保 留的地方形成掩模层33。
参照图3A和图3B，可形成凹陷40，例如，通过在形成掩模层33后，选择性地蚀刻 载体结构30而形成。例如,可沉积并图案化光致抗蚀剂层(photoresist layer)等的光致 成像层(photoimageable layer),以只覆盖部分的初始正面31 ',之后可进行定时蚀刻过 程以形成凹陷40。如图3所示，凹陷40从载体结构30的正面31向下朝背面32延伸。
凹陷40具有内表面41，其为平坦的且通常相对背面32等距。从正面31向下朝内 表面41延伸的凹陷的侧边表面42可为倾斜的，即可沿与正面31不是正交(直角)的角度延 伸，如图8A所示。
在本文所示及所描述的实施例中，载体结构30内的一些或全部开口(例如凹陷 40)，可通过在载体结构表面上直接喷射精细研磨颗粒而形成。精细研磨颗粒除去暴露在表 面的材料。本文中应用的，喷砂意味着这种过程，无论磨粒是否包括砂子或为砂子中主要组 分的二氧化硅颗粒。采用喷砂来形成载体结构内的一些开口，可节约生产微电子元件的时 间及成本。
如各向同性蚀刻工艺的湿蚀刻工艺，和应用锥形刀片锯，及其他方法，都可用于形 成具有倾斜侧边表面的凹陷。喷砂、激光切割、机械研磨及其他，也可用于形成具有倾斜侧 边表面的凹陷。
替代地，凹陷的侧边表面42可沿竖直或基本竖直的方向从正面31向下以与正面 31基本为直角的角度延伸，而不是倾斜的。各向异性的蚀刻工艺、激光切割、激光钻孔、机械去除工艺，例如喷砂、锯切、研磨、超声波加工等及其他，都可用于形成具有基本竖直侧边表面42的凹陷40。在载体结构30内的凹陷40形成后，在载体结构的正面31上及凹陷的内表面41和侧边表面42上沉积介电层72，以使载体结构30与微电子元件及在以后添加的导电元件电绝缘。形成介电层72可应用各种方法。在一个示例中，可流动的介电材料可在载体结构30的正面上及凹陷的内表面41和侧边表面42上涂敷，然后在“旋涂”操作过程中，可流动材料更均匀地分布，随后是可包括加热的干燥周期。在其他示例中，介电材料的热塑性膜可铺在载体结构的正面31上，然后加热组件，或在真空环境中加热，即放置在低于外界压力的环境中加热。然后这样致使膜向下流动至凹陷40的侧边表面42上及内表面41上。在另一示例中，可应用气相沉积形成介电层72。在又一示例中，载体结构30可浸入介电材料沉积槽中以形成保形的介电涂层或介电层72。在本文中应用的“保形涂层”("conformal coating")是指,特定材料的涂层与将涂敷的表面的轮廓一致，例如当介电层72与凹陷40的轮廓一致时。可应用电化学沉积以形成保形的介电层72，例如包括，电泳沉积或电解沉积。在一个示例中，可应用电泳沉积技术以形成保形的介电涂层，使得保形的介电涂层只沉积在组件暴露的导体与半导体的表面上。在沉积过程中，载体结构30可保持在所需的电位，电极浸入槽中以使槽保持在不同的所需电位。然后在适当的条件下，组件保持在槽中充足的时间，以在载体结构30的暴露的导体或半导体的表面上形成电沉积的保形介电层72，包括但不限于沿着正面31、背面32、内表面41和侧边表面42。只要在待涂敷表面与槽之间保持足够强的电场，电泳沉积就会发生。因为电泳沉积的涂层为自限制的，在涂层达到沉积过程中如电压、浓度等参数确定的特定厚度后，沉积过程就会停止。电泳沉积在组件的导体和/或半导体外表面上形成了连续的厚度均匀的保形涂层。另外，电泳涂层可沉积为涂层不在任何已沉积的介电层上形成，例如不在图1A所示的介电层73上形成，由于它的介电(非导电)性能。换言之，电泳沉积的特性为其不在覆盖导体的介电材料层上形成，假设该介电材料层具有足够的厚度，考虑到其介电性能。典型地，电泳沉积将不在厚度大于10微米至几十微米的介电层上发生。保形介电层72可由阴极环氧树脂沉积的反应源(precursor)形成。替代地，可应用聚氨酯或丙烯酸沉积的反应源。各种电泳涂层的反应源的成分及供应的原料在下面的表I中列出。
权利要求
1.微电子单元，包括: 载体结构，具有正面、远离正面的背面、及凹陷，所述凹陷具有在所述正面的开口与位于所述载体结构的所述正面下方的内表面，所述载体结构包括半导体材料或玻璃中的至少一种； 微电子元件，具有邻近所述内表面的底面、远离所述底面的顶面、及在所述顶面上的复数个触点； 端子，与所述微电子元件的所述触点电连接，所述端子与所述载体结构电绝缘；及 介电区域，至少与所述微电子元件的所述顶面接触，所述介电区域具有与所述载体结构的所述正面共面或高于所述载体结构的所述正面的平坦表面，其中所述端子暴露在所述介电区域的所述表面，用于与外部元件互连。
2.根据权利要求1所述的微电子单元，其中所述端子暴露在所述载体结构的所述正面。
3.根据权利要求2所述的微电子单元，其中所述端子延伸至所述载体结构的所述正面的上方。
4.根据权利要求1所述的微电子单元，其中所述微电子元件具有在所述顶面与所述底面之间的至少一个边缘表面，至少一个端子在所述平坦表面的横向上的位置，位于所述微电子元件的所述边缘表面与所述载体结构的界定所述凹陷的表面之间。
5.根据权利要求1所述的微电子单元，其中所述端子包括导电结合垫。
6.根据权利要求1所述的微电子单元，其中所述端子包括扩展结合垫，所述扩展结合垫与所述微电子元 件的所述触点接触。
7.根据权利要求1所述的微电子单元，其中所述载体结构包括外部金属处理层，使得所述载体结构适于用作散热器。
8.根据权利要求1所述的微电子单元，其中介电材料覆盖所述载体结构的整个正面。
9.根据权利要求1所述的微电子单元，其中所述载体结构包括半导体材料，所述介电区域为电化学沉积的聚合物。
10.根据权利要求1所述的微电子单元，其中所述载体结构包括玻璃，喷涂或旋涂的柔性介电材料覆盖所述凹陷的所述内表面。
11.根据权利要求1所述的微电子单元，进一步包括从所述载体结构的所述背面延伸至所述正面的复数个导电通路。
12.根据权利要求11所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
13.根据权利要求11所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
14.根据权利要求1所述的微电子单元，其中所述介电区域在所述凹陷的侧壁与所述微电子元件之间延伸。
15.根据权利要求14所述的微电子单元，进一步包括从所述介电区域的主表面穿过所述载体结构延伸至所述背面的复数个导电通路。
16.根据权利要求15所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
17.根据权利要求15所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
18.微电子组件，包括: 至少第一微电子单元和第二微电子单元，每个微电子单元都如权利要求1中所述，所述第一微电子单兀与所述第二微电子单兀堆叠，各微电子单兀内的触点通过所述第一微电子单元和所述第二微电子单元的端子而电连接。
19.根据权利要求18所述的微电子组件，其中所述第一微电子单元包括暴露在第一载体结构背面的第一端子，所述第二微电子单元包括暴露在第二载体结构正面的第二端子，所述第一微电子元件与所述第二微电子元件通过所述第一端子和所述第二端子而电连接。
20.根据权利要求19所述的微电子组件，其中所述第一载体结构包括沿其正面的横向具有第一宽度的第一凹陷，且所述第二载体结构包括沿其正面的横向限定第二宽度的第二凹陷，所述第二宽度与所述第一宽度不同。
21.根据权利要求1所述的微电子单元，其中所述微电子元件为第一微电子元件，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近所述凹陷的所述内表面的底面、远离底面的顶面、及在顶面上的复数个触点。
22.根据权利要求1所述的微电子单元，其中所述凹陷为第一凹陷，所述微电子元件为第一微电子元件，且所述载体结构具有第二凹陷，所述第二凹陷具有在所述正面的开口及位于所述载体结构的所述正面下方的内表面，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近所述第二凹陷的内表面的底面、远离底面的顶面、及在顶面上的复数个触点。
23.微电子单元,包括: 载体结构，具有正面、远离正面的背面、及凹陷，所述凹陷具有在所述正面的开口与位于所述载体结构的所述正面下方的内表面，所述载体结构包括半导体材料或玻璃中的至少一种； 微电子元件，具有邻近所述内表面的顶面、远离所述顶面的底面、及在所述顶面上的复数个触点； 端子，与所述微电子元件的所述触点电连接，所述端子与所述载体结构电绝缘 '及 介电区域，至少与所述微电子元件的所述底面接触，所述介电区域限定了与所述载体结构的所述正面共面或高于所述载体结构的所述正面的平坦表面。
24.根据权利要求23所述的微电子单元，其中所述微电子元件具有在所述顶面与所述底面之间的至少一个边缘表面，至少一个端子在所述平坦表面的横向上的位置，位于所述微电子元件的所述边缘表面与所述载体结构的界定所述凹陷的表面之间。
25.根据权利要求23所述的微电子单元，其中所述微电子元件的所述底面与所述载体结构的所述正面共面。
26.根据权利要求23所述的微电子单元，其中所述端子暴露在所述载体结构的所述正面上。
27.根据权利要求26所述的微电子单元，其中所述端子延伸至所述载体结构的所述正面的上方。
28.根据权利要求23所述的微电子单元，其中所述端子包括导电结合垫。
29.根据权利要求23所述的微电子单元，其中所述端子包括扩展结合垫，所述扩展结合垫使在所述凹陷内延伸的导电体与所述微电子元件的所述触点接触。
30.根据权利要求23所述的微电子单元，其中所述载体结构包括外部金属处理层，使得所述载体结构适于用作散热器。
31.根据权利要求23所述的微电子单元，其中介电材料覆盖所述载体结构的整个正面。
32.根据权利要求23所述的微电子单元，其中所述载体结构包括半导体材料，所述介电区域为电化学沉积的聚合物。
33.根据权利要求23所述的微电子单元，其中所述载体结构包括玻璃，喷涂或旋涂的柔性介电材料覆盖所述凹陷的所述内表面。
34.根据权利要求23所述的微电子单元，进一步包括从所述载体结构的所述背面延伸至所述内表面的复数个导电通路。
35.根据权利要求34所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
36.根据权利要求34所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所 述微电子元件的相对应的触点电连接。
37.根据权利要求23所述的微电子单元，进一步包括从所述载体结构的所述背面延伸至所述正面的复数个导电通路。
38.根据权利要求37所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
39.根据权利要求37所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
40.根据权利要求23所述的微电子单元，其中所述介电区域在所述凹陷的侧壁与所述微电子元件之间延伸。
41.根据权利要求40所述的微电子单元，进一步包括从所述介电区域的主表面穿过所述载体结构延伸至所述背面的复数个导电通路。
42.根据权利要求41所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
43.根据权利要求41所述的微电子单元，其中所述端子包括扩展结合垫，每个结合垫使相对应的通路与所述微电子元件的相对应的触点电连接。
44.微电子组件，包括: 至少第一微电子单元和第二微电子单元，每个微电子单元都如权利要求23中所述，所述第一微电子单兀与所述第二微电子单兀堆叠，各微电子单兀内的触点通过所述第一微电子单元和所述第二微电子单元的端子而电连接。
45.根据权利要求44所述的微电子组件,其中所述第一微电子单兀包括暴露在第一载体结构背面的第一端子，所述第二微电子单元包括暴露在第二载体结构正面的第二端子，所述第一微电子元件与所述第二微电子元件通过所述第一端子和所述第二端子而电连接。
46.根据权利要求45所述的微电子组件，其中所述第一载体结构包括沿其正面的横向具有第一宽度的第一凹陷，且所述第二载体结构包括沿其正面的横向限定第二宽度的第二凹陷，所述第二宽度与所述第一宽度不同。
47.根据权利要求23所述的微电子单元，其中所述微电子元件为第一微电子元件，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近所述凹陷的所述内表面的顶面、远离顶面的底面、及在顶面上的复数个触点。
48.根据权利要求23所述的微电子单元，其中所述凹陷为第一凹陷，具有在所述正面的开口及位于所述载体结构的所述正面下方的内表面，所述微电子单元进一步包括第二微电子元件，所述第二微电子元件具有邻近第二凹陷内表面的顶面、远离顶面的底面、及在顶面上的复数个触点。
49.微电子单元,包括: 载体结构，具有正面、远离正面的背面、及开口，所述开口从所述正面穿过所述载体结构延伸至所述背面，所述载体结构包括半导体材料或玻璃中的至少一种； 微电子元件，具有邻近所述开口的侧边表面的边缘表面、远离底面的顶面、及在所述顶面上的复数个触点； 介电区域，与所述微电子元件的所述边缘表面接触； 端子，暴露在由所述正面与所述介电区域所限定的平面上、或暴露在由所述背面与所述介电区域所限定的平面上，所述端子与所述微电子元件的所述触点电连接；及 迹线，沿所述介电区域延伸，并使所述触点与所述端子电连接。
50.根据权利要求49所述的微电子单元，其中所述端子的第一子集暴露在所述介电区域的前平坦表面，所述端子的第二子集暴露在所述介电区域的后平坦表面并用于与外部元件互连。
51.根据权利要求49所述的微电子单元，进一步包括从所述正面穿过所述载体结构延伸至所述背面的复数个导电通路。
52.根据权利要求51所述的微电子单元，其中每个通路具有在所述载体结构的所述背面的第一宽度及在相对端的第二宽度，所述第二宽度与所述第一宽度不同。
53.根据权利要求49所述的微电子单元，其中所述介电区域在所述开口的壁与所述微电子元件之间延伸。
54.根据权利要求53所述的微电子单元，进一步包括从所述前平坦表面穿过所述介电区域延伸至所述后平坦表面的复数个导电通路。
55.根据权利要求49所述的微电子单元，进一步包括从所述前平坦表面穿过所述介电区域延伸至所述微电子元件的所述触点的复数个导电通路。
56.根据权利要求49所述的微电子单元，进一步包括从所述后平坦表面穿过所述介电区域延伸至所述微电子元件的所述触点的复数个导电通路。
57.制造微电子单元的方法，包括: 在载体结构的凹陷内放置微电子元件，所述微电子元件具有顶面、远离顶面的底面、在顶面上的复数个触点，所述载体结构具有正面及远离正面的背面，所述载体结构包括半导体材料或玻璃中的至少一种，使所述触点与所述载体结构的端子电互连，所述微电子元件的所述顶面或所述底面放置为邻近所述载体结构的在所述凹陷内的内表面； 向所述凹陷涂敷介电区域，所述介电区域至少与所述微电子元件的所述顶面接触；及 平面化所述介电区域，以限定与载体结构的正面共面或在载体结构的正面上方的平坦表面。
58.根据权利要求57所述的方法，进一步包括应用光刻图案化过程在所述介电区域上电镀迹线的步骤。
59.根据权利要求57所述的方法，其中向所述凹陷涂敷介电区域的步骤包括涂敷覆盖所述凹陷的整个内表面的层。
60.制造微电子单元堆叠组件的方法包括根据权利要求57所述的方法，进一步包括下面的步骤: 在第二微电子单元上堆叠第一微电子单元；及 通过导电结合材料使所述第一微电子单元与所述第二微电子单元接合。
61.根据权利要求57所述的方法，其中平面化所述介电区域的步骤包括研磨、抛光或蚀刻部分的所述微电子元件底面及所述载体结构的所述正面。
62.根据权利要求57所述的方法，其中所述微电子元件的所述底面放置为邻近所述载体结构在所述凹陷内的内表面，进一步包括研磨部分的所述微电子元件的所述底面及所述载体结构的所述背面的步骤，直至所述微电子元件的所述底面在所述载体结构的所述背面暴露。
63.根据权利要求62所述的方法，进一步包括形成从所述正面穿过所述载体结构延伸至所述背面的复数个导电通路的步骤。
64.根据权利要求63所述的方法，其中形成所述复数个导电通路的步骤包括形成从所述正面穿过所述载体结构延伸至被所述背面覆盖的一位置的复数个插口，研磨所述载体结构的所述背面的一部分的步骤包括，研磨所述背面直至所述复数个插口在所述背面暴露而变为所述复数个导电通路。
65.根据权利要求57所述的方法，进一步包括形成从所述介电区域的主表面穿过所述载体结构延伸至所述背面的复数个导电通路的步骤。
66.根据权利要求57所述的方法，进一步包括形成从所述背面穿过所述载体结构延伸至所述正面的复数个导电通路的步骤。
67.根据权利要求66所述的方法，其中形成所述复数个导电通路的步骤包括形成从所述背面穿过所述载体结构延伸至被所述正面覆盖的一位置的复数个插口，平面化所述介电区域的步骤包括，研磨、抛光或蚀刻所述载体结构的所述正面直至所述复数个插口在所述正面暴露而变成所述复数个导电通路。
68.根据权利要求66所述的方法，其中当所述载体结构与至少一个其他载体结构在边缘保持连接时，进行形成所述凹陷、形成所述复数个导电通路、形成所述端子、涂敷所述介电区域、及平面化所述介电区域的各步骤。
69.制造微电子单元堆叠组件的方法包括根据权利要求66所述的方法，进一步包括下面的步骤: 在第二微电子单元上堆叠第一微电子单元；及 使所述第一微电子单元与所述第二微电子单元接合； 其中形成所述复数个导电通路的步骤和使所述第一微电子单元与所述第二微电子单元接合的步骤包括，在堆叠步骤后，钻出贯穿所述第一微电子单元和所述第二微电子单元的孔，并用导电材料电镀所述孔。
70.根据权利要求57所述的方法，进一步包括，形成从所述凹陷的所述内表面穿过所述载体结构延伸至所述背面的复数个导电通路的步骤。
71.根据权利要求70所述的方法，其中当所述载体结构与至少一个其他载体结构在边缘保持连接时，进行形成所述凹陷、形成所述复数个导电通路、形成所述端子、涂敷所述介电区域、及平面化所述介电区域的各步骤。
72.制造微电子单元堆叠组件的方法，包括根据权利要求70所述的方法，进一步包括下面的步骤: 在第二微电子单元上堆叠第一微电子单元；及 通过导电结合材料使所述第一微电子单元与所述第二微电子单元接合。
73.根据权利要求70所述的方法，进一步包括使所述微电子元件的所述触点与位于所述凹陷的所述内表面邻近的导电垫接合的步骤，其中形成复数个导电通路的步骤包括形成从所述载体结构的所述背面延伸至所述导电垫的通路。
74.根据权利要求70所述的方法，进一步包括，使所述微电子元件与涂敷在所述凹陷的所述内表面的介电层接合的步骤，其中形成复数个导电通路的步骤包括，形成从所述载体结构的所述背面延伸至所述微电子元件的所述触点的孔，其中形成复数个导电通路的步骤可通过电镀所述孔而进行。
75.系统，包括根据权利要求1、23或49中任一所述的结构，以及与所述结构电连接的一个或多个其他电子兀器件。
76.根据权 利要求75所述的系统，进一步包括外壳，所述结构和所述其他电子元器件安装于所述外壳。
全文摘要
微电子单元包括具有正面、远离正面的背面、及具有在正面的开口及位于载体结构正面下方的内表面的凹陷的载体结构。微电子单元可包括具有邻近内表面的底面、远离底面的顶面、及在顶面上的复数个触点的微电子元件。微电子元件可包括与微电子元件的触点电连接的端子。微电子单元可包括介电区域，至少与微电子元件的顶面接触。介电区域可具有平坦表面，与载体结构的正面共面，或高于载体结构的正面。端子可暴露在介电区域的表面，以与外部元件互连。
文档编号H05K5/00GK103222353SQ201080069190
公开日2013年7月24日 申请日期2010年10月15日 优先权日2010年7月23日
发明者瓦格·奥甘赛安, 贝勒卡西姆·哈巴, 克雷格·米切尔, 伊利亚斯·默罕默德, 皮尤什·萨瓦利亚 申请人:德塞拉股份有限公司