明能精确有效地控制驱动电路输出电压、电流的大小，避免IGBT开关管因功率过大而损坏，且对芯片在开关过程中的实际状态进行实时检测，信号延迟小，确保芯片可在较高的工作频率下正常工作。
[0022]为了使本发明的描述更具体，请参阅图1，详细提供了正向开启模块1和反向关断模块2的具体工作原理，正向开启模块1包括由第一电平位移电路10、第一逻辑控制电路
11、第二逻辑控制电路12、第一电流驱动电路13、第二电流驱动电路14、第一比较器电路
15、第二比较器电路16、第一延时电路17和第二延时电路18共同构成闭环反馈通路；反向关断模块2包括由第二电平位移电路20、第三逻辑控制电路21、第四逻辑控制电路22、第三电流驱动电路23、第四电流驱动电路24、第三比较器电路25、第四比较器电路26、第四延时电路27和第三延时电路28共同构成闭环反馈通路。正向开启模块1和反向关断模块2的工作原理已经在上述描述过了，不一一进行描述。
[0023]请进一步参阅图2，本发明中第一电平位移电路和第二电平位移电路的结构是完全一样的，以下以正向开启模块1中的第一电平位移电路具体结构进行描述，第一电平位移电路包括并联的第一电平P沟道M0S管aPl及第一电平N沟道M0S管aNl、两者之间通过第二齐纳二极管D2串联的第二电平P沟道M0S管aP2及第二电平N沟道M0S管aN2、两者之间通过第一齐纳二极管D1串联的第三电平P沟道M0S管aP3及第三电平N沟道M0S管aN3、串联的第四电平P沟道M0S管aP4及第四电平N沟道M0S管aN4和串联的第五电平P沟道M0S管aP5及第五电平N沟道M0S管aN5，第一电平P沟道M0S管aPl与第一电平N沟道M0S管aNl构成电平反相器并输出与PWM信号反向的第一方波电压信号PWM1，且第一电平P沟道M0S管与第一电平N沟道M0S管的基极公共端连接至第三电平P沟道M0S管的基极，第一电平P沟道M0S管与第一电平N沟道M0S管的集电极公共端连接至第二电平P沟道M0S管的基极。其中VDD1接5V电压源，VSS接-5V电压源，当PWM=0时，PWM1=5V，第三电平P沟道M0S管aP3导通，第二电平P沟道M0S管aP2截止，第一齐纳二极管D1与第二齐纳二极管D2均是反向饱和电压等于5.7V，故0U2=5V-5.7V=-0.7V，第二电平N沟道M0S管aN2导通，0U1=-5V,第三电平N沟道M0S管aN3截止，第四电平N沟道M0S管aN4截止，第五电平N沟道M0S管aN5导通，第四电平P沟道M0S管aP4导通，第五电平P沟道M0S管aP5截止，0UT=0 ;当PWM=5V时，PWM1=0，第二电平P沟道M0S管aP2导通，第三电平P沟道M0S管aP3截止，0Ul=5V-5.7V=-0.7V，第三电平N沟道M0S管aN3导通，0U2=-5V, N2管截止，第五电平N沟道M0S管aN5截止，第四电平N沟道M0S管aN4导通，第五电平P沟道M0S管aP5导通，第四电平P沟道M0S管aP4截止，0UT=-5V。所以，OUT处输出与PWM反向的-5V-0的方波电压。图中使用齐纳二极管是为了钳制住M0S管漏极的电压使其漏源电压的大小在普通M0S管的承受范围内。因此，图2中的所有M0S管均为普通M0S管，这样的好处在于减少电路的延迟时间的同时，也减少了版图的面积。本案中电平位移电路将输入的0-5V PWM方波电压信号整体下降5V输出-5V-0的方波电压信号，并采用齐纳二极管钳制M0S管的漏极电位从而减少了漏源电压的摆幅且使电路延时减少。
[0024]请进一步参阅图3，本发明中正向开启模块1和反向关断模块2中逻辑控制电路的结构都是一样的，为了描述方便，以下以正向开启模块1中第一逻辑控制电路和第二天控制电路为准进行描述，第一逻辑控制电路的输入端上均设有PWM信号端、di/dt信号端、dv/dt信号端和五个选择信号端，且其的输出端上均设有多个SEL信号端，第一控制信号接入第一逻辑控制电路的五个选择信号端，第二控制信号接入第二逻辑控制电路的五个选择信号端，电平位移电路分别接入第一逻辑控制电路和第二逻辑控制电路的PWM信号端，第一延时电路接入第二逻辑控制电路的di/dt信号端，第二延时电路接入第二逻辑控制电路的dv/dt信号端；第一电路驱动电路和第二电流驱动电路上均设有多个驱动单元，第一逻辑控制电路上每个SEL信号端接入第一电路驱动电路内对应的驱动单元，第二逻辑控制电路上每个SEL信号端接入第二电路驱动电路内对应的驱动单元。输入端PWM输入-5V-0的方波电压信号，在反馈通路中存在di/dt和dv/dt信号，当且仅当di/dt和dv/dt均为0时，逻辑控制电路才开始工作。C1-C5为五位选择信号，C1为最低有效位，C5为最高有效位。C1-C5的高电平为0，代表逻辑1 ;低电平为-5V，代表逻辑0。SEL1-SEL30为逻辑控制电路的输出信号，分别对电流驱动电路中的30个驱动单元进行控制。当C1-C5五位选择信号表示数值η时，SELl-SELn输出-5V-0的方波电压信号控制前η个电流驱动单元工作，SELn+l_SEL30输出高电平或低电平控制后面的电流驱动单元的输出级截止。在正向开启部分，逻辑控制电路输出高电平0使电流驱动单元的输出级PMOS截止；在反向关断部分，逻辑控制电路输出低电平-5V使电流驱动单元的输出端MOS截止。本案中逻辑控制电路可根据输入的5位选择信号控制30个驱动单元，IGBT闭环主动驱动电路能够提供的最大正向开启瞬态电流和最大反向关断瞬态电流均为3A。
[0025]请进一步参阅图4，正向开启模块1中第一电流驱动电路和第二电流驱动电路均包括并联的第一电流P沟道M0S管bPl及第一电流N沟道M0S管bNl、串联的第二电流P沟道M0S管bP2及第二电流N沟道M0S管bN2、串联的第三电流P沟道M0S管bP3及第三电流N沟道M0S管bN3和第四电流P沟道M0S管bP4 ;第一电流P沟道M0S管与第一电流N沟道M0S管之间构成电流反相器并输出与第二方波电压信号反向的第三方波电压信号；且第一电流P沟道M0S管与第一电流N沟道M0S管的基极公共端连接至第三电流N沟道M0S管的基极，第一电流P沟道M0S管与第一电流N沟道M0S管的集电极公共端连接至第二电流N沟道M0S管的基极，第四电流P沟道M0S管连接至第二电流N沟道M0S管与第二电流P沟道M0S管的集电极公共端。在正向开启模块中的驱动电流电路中，第一电流P沟道M0S管bPl和第一电流N沟道MOS管bNl构成电流反相器，输出与PWM2反向的方波电压信号P丽3。当P丽2=0时，PWM3=-5V，第三电流N沟道M0S管bN3导通，第二电流N沟道M0S管bN2截止，第二电流P沟道M0S管bP2导通，0UT1=15V，第三电流P沟道M0S管bP3截止；当PffM2=-5V时，PWM3=0，第二电流N沟道M0S管bN2导通，第三电流N沟道M0S管bN3截止，第三电流P沟道M0S管bP3导通，第二电流P沟道M0S管bP2截止，0UT1=_5V。因此，当PWM2处输入_5V~0的方波电压时，0UT1处输出与之同向的_5V~15V的方波电压，使第四电流P沟道M0S管bP4正常工作；当PWM2处输入高电平0时，OUT 1处输出15V的高电平使第四电流P沟道M0S管bP4截止。正向开启模块中的驱动电流电路为IGBT提供峰值为100mA的正向开启驱动电流。
[0026]请进一步参阅图5，反向关断模块2中第一电流驱动电路和第二电流驱动电路均包括并联的第五电流P沟道M0S管bP5及第五电流N沟道M0S管bN5、串联的第六电流P沟道M0S管bP6及第六电流N沟道M0S管bN6、串联的第七电流P沟道M0S管bP7及第七电流N沟道M0S管bN7和第八电流N沟道M0S管bN8 ?’第五电流P沟道M0S管与第五电流N沟道M0S管之间构成反相器并输出与第二方波电压信号反向的第四方波电压信号；且第五电流P沟道MOS管与第五电流N沟道M0S管的基极公共端连接至第七电流N沟道M0S管的基极，第五电流P沟道M0S管与第五电流N沟道M0S管的集电极公共端连接至第六电流N沟道M0S管的基极，第八电流N沟道M0S管连接至第六电流N沟道M0S管与第六电流P