一种阱隔离型抗seu多节点翻转存储单元版图结构的制作方法
【技术领域】
[0001]本发明涉及一种存储单元技术领域，特别是一种阱隔离型抗SEU多节点翻转存储单元版图结构。
【背景技术】
[0002]单粒子翻转效应，是指高能质子或高能中子撞击原子核产生的福射以及宇宙射线中的重核粒子，产生高密度电荷从而引起存储单元内部节点的状态改变，从而引起存储类单元的存储数据翻转，这种效应是单个粒子作用的结果，通常称为单粒子翻转效应(SEU)。
[0003]对SRAM而言，根据单粒子效应分析，对单粒子最敏感的地方是存储单元体，因为一旦单粒子击中存储体中任何一个敏感节点，都可以使存储状态发生改变。在传统CMOS SRAM存储单元中，存储信息(电荷方式)的节点包含单元一个反相器的栅极节点和另一反相器的输出节点。所以此类单元电路的抗单粒子翻转设计至关重要。
[0004]存储器单元抗SEU多节点翻转加固方法主要有两种加固方法:一种是交叉单元结构，主要方法是将存储单元划分为两个相同的半单元结构，每个半单元结构有两个互补的存储节点，通过将来自两个存储单元的四个半单元结构进行垂直或水平方向上的交叉布置来隔离原存储单元中的存储相同数据的敏感节点对，这种方法的不足是只隔离了存储单元中存储相同数据的敏感节点对，不能有效地避免SEU引起存储不同数据的敏感节点对同时发生翻转的情况；另一种是通过增加保护环来隔离存储单元中的敏感节点对，这种方法取得了一定的效果，但也存在不同的缺陷，如单元面积较大、在面对粒子有角度入射情况下隔离有效性不足等问题。
【发明内容】
[0005]本发明解决的技术问题是:克服超深亚微米工艺下普通DICE存储单元在SEU影响下会引起单元内多个存储节点发生翻转，而最终导致普通DICE存储单元发生翻转的问题。提供了一种新的阱隔离型版图加固设计实现方式，不仅可以有效地分离了普通DICE存储单元结构中的所有敏感节点对，增加了敏感节点对间的距离;对于PM0S，N阱隔离有效稳定N阱电压，大大减少了由于寄生双极型晶体管效应引起的多个存储节点发生翻转的几率，而对于NMOS，N阱隔离有效地分流入射粒子产生的空穴，大大减少了由于电荷共享效应引起的多个存储节点发生翻转的几率，从而大大抑制了DICE单元中由SEU引起的多节点翻转，大幅度提高了抗辐射SRAM的抗SEU性能。
[0006]本发明的技术解决方案是:一种阱隔离型抗SEU多节点翻转存储单元版图结构，包括第一阱隔离区域、第二阱隔离区域、第三阱隔离区域，第一 DICE单元区域、第二 DICE单元区域，其中
[0007]第一阱隔离区域、第二阱隔离区域、第三阱隔离区域均都由N阱构成，N阱上面设有接触孔结构；
[0008]第一DICE单元区域分解为四个相同的块区域，第二 DICE单元区域分解为四个相同的块区域，每个块区域均包括一级锁存结构、传输管，其中，一级锁存结构包括共栅的PMOS负载管、NMOS驱动管，传输管包括与NMOS驱动管共漏区的NMOS晶体管；
[0009]第一阱隔离区域、第二阱隔离区域、第三阱隔离区域交叉布局于第一DICE单元区域、第二DICE单元区域中。
[0010]所述的第一阱隔离区域、第二阱隔离区域分别布局于第一DICE单元中存储相同数据的负载管PMOS漏区之间，以及第二DICE单元中存储相同数据的负载管PMOS漏区之间。
[0011]所述第二阱隔离区域、第三阱隔离区域分别布局于第一DICE单元中存储相同数据的负载管PMOS漏区之间，以及第二DICE单元中存储相同数据的负载管PMOS漏区之间。
[0012]所述第一阱隔离区域、第二阱隔离区域分别布局于第一DICE单元中存储相同数据的驱动管匪OS的漏区之间，和传输相同数据的传输管WOS的源区之间，以及第二DICE单元中存储相同数据的驱动管NMOS的漏区之间，和传输相同数据的传输管NMOS的源区)之间。
[0013]所述第二阱隔离区域、第三阱隔离区域分别布局于第一DICE单元中存储相同数据的驱动管匪OS的漏区之间，和传输相同数据的传输管WOS的源区之间，以及第二DICE单元中存储相同数据的驱动管NMOS的漏区之间，和传输相同数据的传输管NMOS的源区之间。
[0014]所述第一阱隔离区域布局于第一DICE单元中存储不同数据的负载管PMOS漏区和驱动管匪OS的漏区之间，以及第二DICE单元中存储不同数据的负载管PMOS漏区和驱动管NMOS的漏区之间。
[0015]所述第二阱隔离区域布局于第一DICE单元中存储不同数据的负载管PMOS漏区和驱动管匪OS的漏区之间，以及第二DICE单元中存储不同数据的负载管PMOS漏区和驱动管NMOS的漏区之间。
[0016]所述第三阱隔离区域布局于第一DICE单元中存储不同数据的负载管PMOS漏区和驱动管匪OS的漏区之间，以及第二DICE单元中存储不同数据的负载管PMOS漏区和驱动管NMOS的漏区之间。
[0017]所述的块区域中的PMOS负载管漏区、NMOS驱动管漏区存储数据，NMOS晶体管传输数据。
[0018]本发明与现有技术相比的优点在于:
[0019](I)本发明通过在阱隔离区域交叉布局在第一DICE单元区域、第二DICE单元中，在有效地分离DICE存储单元结构中的所有敏感节点对的同时，进一步增加了敏感节点对间的距离，解决了现有的抗SEU多节点翻转效果可靠性差的问题；
[0020](2)本发明通过在阱隔离区域N阱加入，与现有的抗SEU技术相比，降低了寄生双极型晶体管效应和电荷共享效应引起的多节点发生翻转的机率，大幅度提高了抗辐射SRAM的抗SEU性能；
[0021](3)本发明与现有技术相比，通过将存储单元划分为双DICE交叉存储元件结构，增加敏感节点间距离，进一步降低了存储单元敏感节点对发生翻转的概率。
【附图说明】
[0022]图1为本发明的版图中阱隔离结构在整体平面中位置的示意图；
[0023]图2为本发明版图结构中的晶体管源漏区结构整体平面图；
[0024]图3为本发明版图结构中第一DICE单元内部敏感节点分布图；
[0025]图4为本发明版图结构中第二DICE单元内部敏感节点分布图。
【具体实施方式】
[0026]本发明克服超深亚微米工艺下普通DICE存储单元在SEU影响下会引起单元内多个存储节点发生翻转，而最终导致普通DICE存储单元发生翻转的不足，提出了一种新的阱隔离型抗SEU多节点翻转存储单元版图结构，可以有效地分离了普通DICE存储单元结构中的所有敏感节点对，增加了敏感节点对间的距离，其中，对于PMOS管，N阱隔离有效稳定N阱电压，减少了由于寄生双极型晶体管效应引起的多个存储节点发生翻转的几率，对于匪OS管，N阱隔离有效地分流入射粒子产生的空穴，减少了由于电荷共享效应引起的多个存储节点发生翻转的几率，从而抑制了DICE单元中由SEU引起的多节点翻转，大幅度提高了抗福射SRAM的抗SEU性能，下面结合附图对本发明版图结构进行详细说明。
[0027]如图1、图2所示本发明版图结构是一个带有阱隔离的双DICE交叉存储元件版图结构，包括阱隔离区域，由201、202、203组成，第一 DICE单元区域包括101、103、105、107，第二DICE单元区域包括102、104、106、108组成，其中，阱隔离单元区域201、202、203交叉布局于第一 DICE单元和第二 DICE单元中间。
[0028]如图3所示，所述的阱隔离区域201、202、203使第一DICE单元区域中存储或传输相同数据的敏感节点对进一步相互远离布置。具体满足以下规则:第一 DICE单元中存储相同数据的负载管PMOS漏区01和03，存储相同数据的驱动管匪OS的漏区05和07，以及传输相同数据的传输管NMOS的源区11和13，首先通过双DICE单元的整体交叉布置，由块区域102，103和104进行隔离，其次再经过阱隔离的块区域201和202进一步进行隔离;第一 DICE单元中存储相同数据的负载管PMOS漏区02和04，存储相同数据的驱动管匪OS的漏区06和08，以及传输相同数据的传输管匪OS的源区12和14，首先通过双DICE单元的整体交叉布置，由块区域104，105和106进行隔离，其次再经过阱隔离的块区域202和203进一步进行隔离；
[0029]如图4所示，所述的阱隔离区域201、202、203使第二DICE单元中存储或传输相同数据的敏感节点对进一步相互远离布置。具体满足以下规则:第二 DICE单元中存储相同数据的负载管PMOS漏区15和17，存储相同数据的驱动管匪OS的漏区19和21，以及传输相同数据的传输管匪OS的源区23和25，首先通过双DICE单元的整体交叉布置，由块区域103，104和105进行隔离，其次再经过阱隔离的块区域201和202进一步进行隔离;第二 DICE单元中存储相同数据的负载管PMOS漏区16和18，存储相同数据的驱动管NMOS的漏区20和22，以及传输相同数据的传输管NMOS的源区24和26，首先通过双DICE单元的整体交叉布置，由块区域105，106和107进行隔离，其次再经过阱隔离的块区域202和203进一步进行隔离；
[0030]如图3所示，所述的阱隔离区域201、202、203使第一DICE单元区域中存储不同数据的敏感节点对要相互远离布置。具体满足以下规则:第一 DICE单元中存储不同数据的负载管PMOS漏区01和驱动管NMOS的漏区06，首先通过双DICE单元的整体交叉布置，由块区域102进行