隔离，其次再经过阱隔离的块区域201进一步进行隔离;存储不同数据的负载管PMOS漏区03和驱动管NMOS的漏区08，首先通过双DICE单元的整体交叉布置，由块区域106进行隔离，其次再经过阱隔离的块区域203进一步进行隔离;存储不同数据的负载管PMOS漏区02和驱动管NMOS的漏区07，首先通过双DICE单元的整体交叉布置，由块区域104进行隔离，其次再经过阱隔离的块区域202进一步进行隔离；
[0031]如图4所示，所述的阱隔离区域201、202、203使第二DICE单元区域中存储不同数据的敏感节点对要相互远离布置。具体满足以下规则:第二 DICE单元中存储不同数据的负载管PMOS漏区15和驱动管NMOS的漏区20，首先通过双DICE单元的整体交叉布置，由块区域103进行隔离，其次再经过阱隔离的块区域201进一步进行隔离;存储不同数据的负载管PMOS漏区17和驱动管NMOS的漏区22，首先通过双DICE单元的整体交叉布置，由块区域107进行隔离，其次再经过阱隔离的块区域203进一步进行隔离;存储不同数据的负载管PMOS漏区16和驱动管NMOS的漏区21，首先通过双DICE单元的整体交叉布置，由块区域105进行隔离，其次再经过阱隔离的块区域202进一步进行隔离。
[0032]如图3，图4所示，所述的阱隔离区域201、202、203有效稳定N阱电压，大大减少了敏感PMOS器件漏区之间由于寄生双极型晶体管效应引起的多个存储节点发生翻转的几率。其中区域201和202分别布局于第一 DICE单元中存储相同数据的负载管PMOS漏区01和03之间，以及第二DICE单元中存储相同数据的负载管PMOS漏区15和17之间；区域202和203分别布局于第一DICE单元中存储相同数据的负载管PMOS漏区02和04之间，以及第二DICE单元中存储相同数据的负载管PMOS漏区16和18之间。
[0033]如图3，图4所示，所述的阱隔离区域201、202、203有效地分流入射粒子产生的电子，大大减少了敏感NMOS器件的漏区之间由于电荷共享效应引起的多个存储节点发生翻转的几率。其中区域201和202分别布局于第一 DICE单元中存储相同数据的驱动管NMOS的漏区05和07之间，和传输相同数据的传输管NMOS的源区11和13之间，以及第二DICE单元中存储相同数据的驱动管NMOS的漏区19和21之间，和传输相同数据的传输管NMOS的源区23和25之间。区域202和203分别布局于第一 DICE单元中存储相同数据的驱动管NMOS的漏区06和08之间，和传输相同数据的传输管匪OS的源区12和14之间，以及第二DICE单元中存储相同数据的驱动管NMOS的漏区20和22之间，和传输相同数据的传输管NMOS的源区24和26之间。
[0034]如图3，图4所示，所述的阱隔离区域201、202、203有效稳定N阱电压，大大减少了敏感PMOS和匪OS器件漏区之间由于寄生双极型晶体管效应引起的多个存储节点发生翻转的几率。其中区域201)分别布局于第一 DICE单元中存储不同数据的负载管PMOS漏区01和驱动管匪OS的漏区06之间，以及第二DICE单元中存储不同数据的负载管PMOS漏区15和驱动管WOS的漏区20之间。区域202分别布局于第一DICE单元中存储不同数据的负载管PMOS漏区02和驱动管匪OS的漏区07之间，以及第二DICE单元中存储不同数据的负载管PMOS漏区16和驱动管匪OS的漏区21之间。区域203分别布局于第一DICE单元中存储不同数据的负载管PMOS漏区03和驱动管NMOS的漏区08之间，以及第二DICE单元中存储不同数据的负载管PMOS漏区17和驱动管NMOS的漏区22之间。
[0035]本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
【主权项】
1.一种阱隔离型抗SEU多节点翻转存储单元版图结构，其特征在于包括第一阱隔离区域(201)、第二阱隔离区域(202)、第三阱隔离区域(203)，第一 DICE单元区域(101，103，105，107)、第二 DICE 单元区域(102，104，106，108)，其中 第一阱隔离区域(201)、第二阱隔离区域(202)、第三阱隔离区域(203)均都由N阱构成，N阱上面设有接触孔结构； 第一 DICE单元区域(101，103，105，107)分解为四个相同的块区域(101)、块区域(103)、块区域(105)、块区域(107)，第二 DICE单元区域(102，104，106，108)分解为四个相同的块区域(102)、块区域(104)、块区域(106)、块区域(108)，每个块区域均包括一级锁存结构、传输管，其中，一级锁存结构包括共栅的PMOS负载管、匪OS驱动管，传输管包括与NMOS驱动管共漏区的NMOS晶体管； 第一阱隔离区域(201)、第二阱隔离区域(202)、第三阱隔离区域(203)交叉布局于第一DICE 单元区域(101，103，105，107)、第二 DICE 单元区域(102，104，106，108)中。2.根据权利要求1所述的一种阱隔离型抗SEU多节点翻转存储单元版图结构，其特征在于:所述的第一阱隔离区域(201)和第二阱隔离区域(202)分别布局于第一 DICE单元中存储相同数据的负载管PMOS漏区(01)和(03)之间，以及第二DICE单元中存储相同数据的负载管PMOS漏区(15)和(17)之间。3.根据权利要求1所述的一种阱隔离型抗SEU多节点翻转存储单元版图结构，其特征在于:所述的第二阱隔离区域(202)和第三阱隔离区域(203)分别布局于第一 DICE单元中存储相同数据的负载管PMOS漏区(02)和(04)之间，以及第二DICE单元中存储相同数据的负载管PMOS漏区(16)和(18)之间。4.根据权利要求1所述的一种阱隔离型抗SEU多节点翻转存储单元版图结构，其特征在于:所述的第一阱隔离区域(201)和第二阱隔离区域(202)分别布局于第一 DICE单元中存储相同数据的驱动管NMOS的漏区(05)和(07)之间，和传输相同数据的传输管NMOS的源区(11)和(13)之间，以及第二DICE单元中存储相同数据的驱动管NMOS的漏区(19)和(21)之间，和传输相同数据的传输管NMOS的源区(23)和(25)之间。5.根据权利要求1所述的一种阱隔离型抗SEU多节点翻转存储单元版图结构，其特征在于:所述的第二阱隔离区域(202)和第三阱隔离区域(203)分别布局于第一 DICE单元中存储相同数据的驱动管NMOS的漏区(06)和(08)之间，和传输相同数据的传输管NMOS的源区(12)和(14)之间，以及第二DICE单元中存储相同数据的驱动管NMOS的漏区(20)和(22)之间，和传输相同数据的传输管NMOS的源区(24)和(26)之间。6.根据权利要求1所述的一种阱隔离型抗SEU多节点翻转存储单元版图结构，其特征在于:所述的第一阱隔离区域(201)布局于第一 DICE单元中存储不同数据的负载管PMOS漏区(01)和驱动管NMOS的漏区(06)之间，以及第二DICE单元中存储不同数据的负载管PMOS漏区(15)和驱动管NMOS的漏区(20)之间。7.根据权利要求1所述的一种阱隔离型抗SEU多节点翻转存储单元版图结构，其特征在于:所述的第二阱隔离区域(202)布局于第一 DICE单元中存储不同数据的负载管PMOS漏区(02)和驱动管NMOS的漏区(07)之间，以及第二DICE单元中存储不同数据的负载管PMOS漏区(16)和驱动管NMOS的漏区(21)之间。8.根据权利要求1所述的一种阱隔离型抗SEU多节点翻转存储单元版图结构，其特征在于:所述的第三阱隔离区域(203)布局于第一 DICE单元中存储不同数据的负载管PMOS漏区(03)和驱动管NMOS的漏区(08)之间，以及第二DICE单元中存储不同数据的负载管PMOS漏区(17)和驱动管NMOS的漏区(22)之间。9.根据权利要求1所述的一种阱隔离型抗SEU多节点翻转存储单元版图结构，其特征在于:所述的块区域(101)与块区域(102)相邻，块区域(103)与块区域(104)相邻，块区域(105)与块区域(106)相邻，块区域(107)与块区域(108)相邻，第一阱隔离区域(201)位于块区域(102)与块区域(103)之间，第二阱隔离区域(202)位于块区域(104)、块区域(105)之间，第三阱隔离区域(203)位于块区域(106)、块区域(107)之间，其中，各个块区域中的PMOS负载管漏区、NMOS驱动管漏区存储数据，NMOS晶体管传输数据。
【专利摘要】一种阱隔离型抗SEU多节点翻转存储单元版图结构，包括阱隔离区域(201)、(202)、(203)，DICE单元区域(101)、(103)、(105)、(107)，DICE单元(102)、(104)、(106)、(108)。阱隔离区域交叉布局在两个DICE单元区域中间。本发明与现有的技术相比，在有效地分离DICE存储单元结构中的所有敏感节点对的同时，进一步增加了敏感节点对间的距离，阱隔离结构还有利于减小敏感节点对间的寄生双极型晶体管效应和电荷共享效应，大大抑制了DICE单元中由SEU引起的多节点翻转，大幅度提高了抗辐射SRAM的抗SEU性能。
【IPC分类】H01L27/11
【公开号】CN105609504
【申请号】CN201510993638
【发明人】赵元富, 刘皓, 陆时进, 刘琳, 岳素格, 李鹏, 张晓晨, 李阳
【申请人】北京时代民芯科技有限公司, 北京微电子技术研究所
【公开日】2016年5月25日
【申请日】2015年12月25日