Dsp运行方法及用于dsp运行的装置的制造方法
【技术领域】
[0001]本发明涉及DSP领域，涉及一种DSP运行方法及用于DSP运行的装置，特别涉及在空间状态下使用的DSP运行方法及用于DSP运行的装置。
【背景技术】
[0002]当前，以高性能DSP为核心的信息处理系统广泛应用于空间飞行器电子系统中，用于实现对空间飞行器的控制管理和数据处理。由于DSP内部存储器资源有限，为实现大数据量信息处理，需扩展其外部程序存储器及数据存储器，构成DSP最小系统。
[0003]空间飞行器在空间运行时，容易受高能带电粒子的影响，包括总剂量效应(TID)和单粒子效应(单粒子翻转SEU+单粒子锁定SEL)，引起其信息处理系统功能异常或故障；同时随着存储器件的集成度不断增加、工艺尺寸越来越小、供电电压不断降低，电路节点的临界电荷大大降低，更易受到SEU的影响，使得存储器件中数据发生改变，导致功能失效。
[0004]空间电子系统抗辐射防护最常用的方法是进行屏蔽防护设计，采用铝或钽，对辐射敏感器件进行辐射屏蔽，此方法可有效消除TID效应对电子器件的影响；对于SEL效应，可通过外加电流监测处理电路进行防护。上述成熟方案可直接应用于DSP最小系统中。对于SEU效应，尤其是DSP外围存储器的抗SEU设计，目前多采用存储程序三模冗余的方式进行。由于DSP多采用二级boot方案，系统上电后首先由DSP硬核自主完成引导程序的加载，此后用户可在引导程序中加入对用户程序的三取二判决，完成对用户程序的三模冗余加载。此方案无法做到对引导程序的三模冗余，同时对程序在运行过程中的发生的单粒子翻转无法解决。
【发明内容】
[0005]有鉴于此，为克服上述至少一个缺点，并提供下述至少一种优点。本发明一方面公开了一种DSP运行方法及用于DSP运行的装置，采用本发明可在单粒子翻转效应明显的区域，在不增加整体系统复杂度的情况下，提高了 DSP运行的可靠性。
[0006]为解决上述技术问题，本发明采用以下技术方案:
[0007]本发明一方面公开了一种DSP运行方法，包括以下步骤:
[0008]DSP输出存储器访问信号；
[0009]FPGA模块根据所述访问信号产生针对多个存储器的片选信号；
[0010]FPGA模块根据所述片选信号读取所述多个存储器中的数据；
[0011]FPGA对所述数据判决，并将通过判决的所述数据输出至所述DSP的总线。
[0012]进一步的，所述FPGA模块根据所述访问信号产生针对存储器的片选信号，包括:
[0013]FPGA检测到所述述访问信号时，判断所述DSP的读使能状态；
[0014]根据所述DSP的读使能状态，产生针对所述存储器的片选信号。
[0015]进一步的，所述片选信号为多个，所述片选信号中的每一个用于选取存储器中的一个数据。
[0016]进一步的，所述FPGA对所述数据判决，包括:互相比较所述多个存储器中的数据的每一个；将数量最多的相同数据作为判决数据输出。
[0017]进一步的，若所述互相比较错误，则记录所述片选信号的对应的存储地址；根据所述存储地址刷新存储器。
[0018]本发明另一方面公开了一种用于DSP运行的装置，包括:
[0019]DSP，运行加载的数据，并在运行所述加载的数据前，产生存储器访问信号；
[0020]FPGA模块，根据所述访问信号产生针对多个存储器的片选信号；根据所述片选信号读取所述多个存储器中的数据；对所述数据判决并将通过判决的所述数据输出至所述DSP的总线。
[0021]进一步的，所述FPGA检测到所述述访问信号时，判断所述DSP的读使能状态；
[0022]根据所述DSP的读使能状态，产生针对所述存储器的片选信号。
[0023]进一步的，所述FPGA根据多个片选信号，所述多个片选信号中的每一个用于选取存储器中的一个数据。
[0024]进一步的，所述FPGA互相比较所述多个存储器中的数据的每一个；将数量最多的相同数据作为判决数据输出。
[0025]进一步的，所述FPGA若判断所述互相比较错误，则记录所述片选信号的对应的存储地址；根据所述存储地址刷新存储器。
[0026]通过采用上述技术方案，本发明的所达到的有益效果为:
[0027]在DSP程序加载时，通过连接于存储器和DSP之间的FPGA对存储器进行访问，降低了 DSP直接访问的存储器的出错概率，效提高DSP程序加载的可靠性。
【附图说明】
[0028]为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。
[0029]图1为本发明实施例DSP运行方法流程图。
[0030]图2为本发明实施例用于DSP运行的装置示意图。
[0031]图3为本发明实施例信号时序图。
【具体实施方式】
[0032]为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0033]下面结合附图并通过【具体实施方式】来进一步说明本发明的技术方案。
[0034]图1为本发明实施例DSP运行方法流程图。
[0035]参考图1，在本发明实施例中提供了一种DSP运行方法，该DSP运行方法采用二级加载的形式进行运行，具体的包括以下步骤:
[0036]步骤S101，在DSP进行运算前，需要获取用于运算的数据内容，相应的数据内容存储于存储器中，因此，为获取用于运算的数据内容，首先产生用于访问存储器的访问信号。
[0037]步骤S102，由DSP产生的针对用于访问存储器的访问信号首先输出给FPGA模块，由FPGA模块获取该访问信号后，根据访问信号产生对应存储器的片选信号，该片选信号不仅用于选中相应的存储器，还包含有读取对应数据的地址信号。
[0038]步骤S103，FPGA模块利用片选信号选中对应的存储器后，并根据地址信号对存储器中的相关区域进行读取获取存储于该区域中的数据。
[0039]步骤S104，在FPGA模块读取到存储器中的数据后，首先将读取的数据读回到FPGA模块中，并对读取的数据进行判决，以确定读取数据内容的正确性，通过判断的数据将输出至DSP的总线上，以用于DSP对该数据的读取。
[0040]在本发明实施例中，在上述步骤S102中，当FPGA模块获取到访问信号后，为保证DSP能够正确读取到相应的数据，对DSP当前的状态进行判断，若DSP处于读使能状态，则产生针对存储器的片选信号，否则，若DSP不处于使能状态，则不产生针对存储器的片选信号。
[0041