一种产生低电磁干扰时钟信号的一体封装结构的制作方法
【技术领域】
[0001]本发明涉及抑制电磁干扰领域，具体涉及一种产生低电磁干扰时钟信号的一体封装结构。
【背景技术】
[0002]随着电子产品智能化、高速化的发展，电磁兼容已经成为考核电子产品质量的一项重要指标。根据国际电子委员会标准IEC对电磁兼容的定义，其主要包括EMI(电磁发射)和EMS(电磁抗扰)两部分。如图1所示，晶振电路(有源晶振)始终作为电子产品的核心功能器件，用于产生时钟信号，其直接与M⑶连接，同时也是EMI发射的主要源头，因此对晶振时钟的EMI抑制显得尤为重要。
[0003]现有对于晶振时钟EMI抑制的方案主要包括屏蔽、滤波两种传统方式，但是上述方式会由于某些外部因素导致其抑制效果不理想，具体是:
[0004]1、采用金属屏蔽罩对晶振电路进行屏蔽，金属屏蔽罩虽然可以对晶振发射进行抑制，但由于电子产品有着小型化、集成化设计的趋势，且PCB走线错综复杂，晶振干扰易通过PCB走线之间的窜扰发射出去。
[0005]2、对晶振电路进行滤波处理，可以降低晶振时钟的输出幅值，减少EMI发射，但滤波电路的存在会改变晶振时钟信号的信号波形，如晶振时钟信号的上升和下降沿时间，破坏时钟信号的信号完整性，影响系统工作的稳定性。
[0006]上述的传统整改手段虽然在一定程度上可以降低EMI发射，但由于其不是在时钟源头进行EMI抑制，因此需要花费大量时间对晶振时钟发射的传播路径进行排查，在EMI整改过程中耗费大量时间。
[0007]此外，若在晶振时钟源与M⑶之间设置相关抑制EMI的电路结构，虽然能在源头上对晶振时钟的EMI进行抑制，但是采用上述方式会对原本设计完成的电路板结构进行修改，特别是在电路板制作完成后想通过上述方式进行EMI抑制，更是一件非常困难的事情，不适用于大规模已成型的电路主板。
【发明内容】
[0008]本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种产生低电磁干扰时钟信号的一体封装结构，便于已成型电路主板的EMI抑制。
[0009]本发明解决其技术问题所采用的技术方案是:提供一种产生低电磁干扰时钟信号的一体封装结构，包括依次连接的时钟源模块、相位产生器和相位调制器，该时钟源模块、相位产生器和相位调制器均集成在一标准通用的封装结构中；其中，
[0010]时钟源模块，其包括无源晶振和振荡电路模块，该时钟源模块通过无源晶振和振荡电路模块产生时钟源信号并发送到相位产生器中；
[0011 ]相位产生器，其输入端与时钟源模块连接，其输出端与相位调制器连接，其还包括一展频率，将接收到的时钟源信号根据展频率进行初步调制，产生具有相位差的调制时钟信号；
[0012]相位调制器，其接收相位产生器输出的调制时钟信号，检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
[0013]其中，较佳方案是:还包括一演算单元，其与相位调制器连接，该演算单元用于计算出调制周期，满足不同电路对调制频率的要求。
[0014]其中，较佳方案是:还包括一展频率设置单元，其与相位产生器连接，该展频率设置单元用于设置展频单元的展频率，提高电路兼容性。
[0015]其中，较佳方案是:该展频率设置单元包括第一控制输入端和第二控制输入端，该展频率设置单元根据第一控制输入端和第二控制输入端接收的控制信号，设置展频单元的展频率。
[0016]其中，较佳方案是:该一体封装结构包括一基板、设置在基板上的电路板和与电路板连接的引脚，该电路板上设置有与时钟源模块、相位产生器和相位调制器对应的电路结构，该一体封装结构通过引脚将展频时钟信号传输到外部芯片的时钟信号引脚上。
[0017]其中，较佳方案是:该引脚包括一电源引脚和信号输出引脚，该电源引脚与振荡电路模块连接，该信号输出引脚与相位调制器连接。
[0018]其中，较佳方案是:该引脚还包括悬空引脚和与振荡电路模块连接的接地引脚，该悬空引脚、接地引脚、信号输出引脚和电源引脚按逆时针顺序设置在一体封装结构上。
[0019]其中，较佳方案是:该基板为双层基板结构，该时钟源模块设置在底层的基板上，该相位产生器和相位调制器均设置在顶层的基板上。
[0020]本发明的有益效果在于，与现有技术相比，本发明通过设计一种产生低电磁干扰时钟信号的一体封装结构，将时钟源模块、相位产生器和相位调制器均集成在一标准通用的封装结构中，直接产生具有EMI抑制的展频时钟信号，从时钟源头对EMI发射进行抑制，降低晶振时钟基波及谐波的信号频谱幅值，从而快速有效的解决晶振时钟的EMI发射问题，提高晶振时钟EMI的抑制效果，保持信号的完整性；同时，一体封装结构便于直接更换时钟晶振，不改变电路的原本排布结构，便于更换，提高工作效率。
【附图说明】
[0021]下面将结合附图及实施例对本发明作进一步说明，附图中:
[0022]图1是现有技术的晶振的电路连接图；
[0023]图2是本发明一体封装结构的结构框图；
[0024]图3是本发明一体封装结构与外部芯片的连接框图；
[0025]图4是本发明一体封装结构的具体结构框图；
[0026]图5是本发明一体封装结构的引脚的封装结构示意图；
[0027]图6是本发明一体封装结构的封装结构示意图；
[0028]图7是本发明时钟信号调制前的波形图；
[0029]图8是本发明时钟信号调制后的波形图；
[0030]图9是本发明时钟信号调制前的频谱图；
[0031]图10是发明时钟信号调制后的频谱图。
【具体实施方式】
[0032]现结合附图，对本发明的较佳实施例作详细说明。
[0033]如图2和图3所示，本发明提供一种一体封装结构的优选实施例。
[0034]一种产生低电磁干扰时钟信号的一体封装结构I，包括依次连接的时钟源模块10、相位产生器20和相位调制器30，该时钟源模块10、相位产生器20和相位调制器30均集成在一标准通用的封装结构中。同时，将一体封装结构I于外部电源3连接，提供一体封装结构I产生时钟信号及后续波形处理的电源，一体封装结构I又与外部芯片2连接，一体封装结构I产生具有EMI抑制的时钟信号并传输到外部芯片2中，作为外部芯片2的时钟信号，一体封装结构I便于直接更换时钟源头，不改变电路的原本排布结构，便于直接更换。
[0035]具体地，时钟源模块10包括无源晶振11和振荡电路模块12，时钟源模块10通过无源晶振11和振荡电路模块12产生时钟源信号并发送到相位产生器20中；相位产生器20输入端与时钟源模块10连接，相位产生器20输出端与相位调制器30连接，相位产生器20还包括一展频率，将接收到的时钟源信号根据展频率进行初步调制，产生具有相位差的调制时钟信号；相位调制器30接收相位产生器20输出的调制时钟信号，检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。
[0036]如图4所示，本发明提供一种一体封装结构的较佳实施例。
[0037]一体封装结构I还包括演算单元40和展频率设置单元50，演算单元40与相位调制器30连接，展频率设置单元50与相位产生器20连接。
[0038]具体地，演算单元40用于计算出调制周期，满足不同电路对调制频率的要求;展频率设置单元50用于设置展频单元的展频率，提高电路兼容性。
[0039]进一步地，展频率设置单元50包括第一控制输入端和第二控制输入端，展频率设置单元50根据第一控制输入端和第二控制输入端接收的控制信号，设置展频单元的展频率。第一控制输入端和第二控制输入端分别连接低电平或高电平，在本实施例中(其中，第一控制输入端简称SSO，第二控制输入端简称SSl)，根据不同的连接方式，其展频率调节的大小不一样，包括四种连接方式:
[0040]1