、SSO接低电平、SSl接低电平时，峰峰值为53KHz，误差为0.11%，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量12dBm;
[0041 ] 2、SS0接高电平、SSl接低电平时，峰峰值为1lKHz，误差为0.21%，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量12.8dBm；
[0042]3、550接低电平、551接高电平时，峰峰值为1381(取，误差为0.29%，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量16.4dBm；
[0043]4、330接高电平、331接高电平时，峰峰值为17110^，误差为0.36%，在晶振频率为49.5MHz时，时钟信号的EMI峰值下降能量17.2dBm。
[0044]其中，第一控制输入端和第二控制输入端还与电阻连接，第一控制输入端和第二控制输入端通过电阻接收各自的控制信号。在第一控制输入端和第二控制输入端输入高低电平已确定下，通过设置不同阻值的电阻，也可调节展频率的大小。
[0045]值得一提的是，展频率设置单元50的展频率越高，其抑制效果越好，同时，展频率越高，一体封装结构I输出展频时钟信号的准确性越低。
[0046]在本发明中，由于时钟源模块10、相位产生器20和相位调制器30均集成在一标准通用的封装结构中，特别是演算单元40和展频率设置单元50也是与时钟源模块10、相位产生器20和相位调制器30封装在一起，一体封装结构I的晶振频率、展频率都是预先设置好，根据实际需求生产不同规格的一体封装结构I，即生产不同晶振频率以及不同展频率的一体封装结构I。
[0047]如图5和图6所示，本发明提供一种一体封装结构的较佳实施例。
[0048]—体封装结构I包括一基板、设置在基板上的电路板和与电路板连接的引脚，电路板上设置有与时钟源模块10、相位产生器20和相位调制器30对应的电路结构，一体封装结构I通过引脚将展频时钟信号传输到外部芯片2的时钟信号引脚上。
[0049]同时，引脚包括一电源引脚101、信号输出引脚102、悬空引脚103和接地引脚104，电源引脚1I与振荡电路模块12连接，信号输出引脚102与相位调制器30连接，接地引脚104与振荡电路模块12连接，电源引脚101与外部电源3连接，提供一体封装结构I产生时钟信号及后续波形处理的电源，信号输出引脚102与外部芯片2连接，一体封装结构I产生具有EMI抑制的时钟信号并传输到外部芯片2中。
[0050]进一步地，电源引脚101、接地引脚104、信号输出引脚102和悬空引脚103按逆时针顺序设置在一体封装结构I上，具体参考图5。此设计与现有的有源晶振封装形式一致，便于之间将本发明的一体封装结构I与有源晶振替换，在不改变原有电路结构的基础上，引脚位置也不改变，为外部芯片2提供具有EMI抑制的时钟信号。
[0051 ]同时，参考图6，本实施例还提供一种一体封装结构的内部结构设计方案，具体是:在一体封装结构外壳107内，基板为双层基板结构，包括设置在底层的第一基板1051和设置在顶层的第二基板1052，设置有时钟源模块10的时钟源电路板1062设置在第一基板1051上，该相位产生器20和相位调制器30构成的处理电路板1061设置在第二基板1052上。此设计方案减少水平方向的横截面积，通过提高一体封装结构I的高度增大一体封装结构外壳107内的体积，便于一体封装结构I直接与现有的有源晶振直接置换，不影响产品电路板的整体布局。
[0052]如图7、图8、图9和图10所示，本发明提供展频电路的工作原理的较佳实施例。
[0053]—体封装结构I对时钟源模块10产生的时钟信号的频率进行调制，包括相位产生器20将时钟信号调制成具有相位差(无序)的调制时钟信号，相位调制器30再将调制时钟信号具有正负摆动变化(有序)的展频时钟信号。其调制前后时钟信号波形具体参考如图7和图8，图7是是调制前的时钟信号的波形图，其为周期性信号，频率固定，图8是调制后的展频时钟信号的波形图，具有正负摆动变化，可对调制后的时钟信号进行展频率调节。
[0054]根据周期信号及非周期信号的傅里叶变化公式可得出，周期性信号的频谱如图9所示，非周期性信号的频谱如图10所示。一体封装结构I将时钟信号的能量扩展到一个具有多个旁波带的频谱范围，基波及其谐波的能量都会有效的降低。
[0055]具体参考图10，Eo是调制前的时钟信号的能量，E()SS是调制后的时钟信号的基波能量，其谐波的能量均低于基波的能量。其中，A f为调制宽度，fM为调制率，Δ E为调制后基波下降的能量，即被抑制的能量。
[0056]以上所述者，仅为本发明最佳实施例而已，并非用于限制本发明的范围，凡依本发明申请专利范围所作的等效变化或修饰，皆为本发明所涵盖。
【主权项】
1.一种产生低电磁干扰时钟信号的一体封装结构，其特征在于:包括依次连接的时钟源模块、相位产生器和相位调制器，该时钟源模块、相位产生器和相位调制器均集成在一标准通用的封装结构中；其中， 时钟源模块，其包括无源晶振和振荡电路模块，该时钟源模块通过无源晶振和振荡电路模块产生时钟源信号并发送到相位产生器中； 相位产生器，其输入端与时钟源模块连接，其输出端与相位调制器连接，其还包括一展频率，将接收到的时钟源信号根据展频率进行初步调制，产生具有相位差的调制时钟信号； 相位调制器，其接收相位产生器输出的调制时钟信号，检测调制时钟信号的相位差值，同时确定调制周期，并使相位差值在调制周期中有序排列，产生展频时钟信号。2.根据权利要求1所述的一体封装结构，其特征在于:还包括一演算单元，其与相位调制器连接，该演算单元用于计算出调制周期，满足不同电路对调制频率的要求。3.根据权利要求1所述的一体封装结构，其特征在于:还包括一展频率设置单元，其与相位产生器连接，该展频率设置单元用于设置展频单元的展频率，提高电路兼容性。4.根据权利要求3所述的一体封装结构，其特征在于:该展频率设置单元包括第一控制输入端和第二控制输入端，该展频率设置单元根据第一控制输入端和第二控制输入端接收的控制信号，设置展频单元的展频率。5.根据权利要求1所述的一体封装结构，其特征在于:该一体封装结构包括一基板、设置在基板上的电路板和与电路板连接的引脚，该电路板上设置有与时钟源模块、相位产生器和相位调制器对应的电路结构，该一体封装结构通过引脚将展频时钟信号传输到外部芯片的时钟信号引脚上。6.根据权利要求5所述的一体封装结构，其特征在于:该引脚包括一电源引脚和信号输出引脚，该电源引脚与振荡电路模块连接，该信号输出引脚与相位调制器连接。7.根据权利要求6所述的一体封装结构，其特征在于:该引脚还包括悬空引脚和与振荡电路模块连接的接地引脚，该悬空引脚、接地引脚、信号输出引脚和电源引脚按逆时针顺序设置在一体封装结构上。8.根据权利要求5所述的一体封装结构，其特征在于:该基板为双层基板结构，该时钟源模块设置在底层的基板上，该相位产生器和相位调制器均设置在顶层的基板上。
【专利摘要】本发明涉及抑制电磁干扰领域，具体涉及一种产生低电磁干扰时钟信号的一体封装结构，包括依次连接的时钟源模块、相位产生器和相位调制器，该时钟源模块、相位产生器和相位调制器均集成在一标准通用的封装结构中；其中，时钟源模块，其包括无源晶振和振荡电路模块；相位产生器产生具有相位差的调制时钟信号；相位调制器产生展频时钟信号。本发明通过设计一种产生低电磁干扰时钟信号的一体封装结构，将时钟源模块、相位产生器和相位调制器均集成在一标准通用的封装结构中，提高晶振时钟EMI的抑制效果，保持信号的完整性；同时，一体封装结构便于直接更换时钟源头，不改变电路的原本排布结构，便于更换，提高工作效率。
【IPC分类】H03K3/013
【公开号】CN105656455
【申请号】
【发明人】杨晔龙, 张小林, 卓志达, 李义君
【申请人】深圳市韬略科技有限公司
【公开日】2016年6月8日
【申请日】2015年12月30日