通过多少个延迟单元102。例如，基于指令，通过延迟线控制器101来控制每个传输门104的控制信号SEL和SELB。基于从延迟线控制器101接收到的指令，通过指定数量的延迟单元102来接收、处理和输出输入信号106以产生第一输出信号107。该指令基于预计的多个信号路径的延迟差或在一些实施例中所需要的附加延迟。
[0039]例如，如果延迟线控制器101具有使得输入信号106被传输通过延迟单元102a和102b的指令，则第二延迟单元102b的控制信号SEL和SELB被设置为使能传输门104b，而其他延迟单元102的控制信号SEL和SELB被设置为使其他传输门104无效。输入信号106通过延迟单元102的上反相器103a从H相位反转到具有下降沿的数据低(即，L)相位并且通过延迟单元102b的传输门104b在同一相位(即，L相位)中中继回到延迟单元102a。然后，延迟单元102a的下反相器103a将输入信号106再次从L相位反转到H相位，从而提供第一输出信号107。在该实例中，第一输出信号107经过两个延迟单元102a和102b而延迟。
[0040]可选地，如果延迟线控制器101具有使输入信号106传输通过延迟单元102a、102b和102c的指令，则第三延迟单元102c的控制信号SEL和SELB被设置为使能传输门104c，而其他延迟单元102的控制信号SEL和SELB被设置为使其他传输门104无效。输入信号106通过延迟单元102a的上反相器103a从H相位反转到L相位、通过延迟单元102b的上反相器103b从L相位反转到H相位，并且通过延迟单元102c的传输门104c在同一相位中(例如，H相位)中继回到延迟单元102b。然后，延迟单元102b的下反相器103b将输入信号从H相位反转到L相位，并且延迟单元102a的下反相器103a将输入信号从L相位反转到H相位。因此产生第一输出信号107。如果与经过延迟单元102a至102b的前一实例相比，则经过延迟单元102至102c的第一输出信号107被进一步延迟，这是因为输入信号经过三个延迟单元102a、102b和102c而非两个延迟单元102a和102b。
[0041]相位内插器105被配置为在相位内插器105的输入端处接收第一输出信号107作为输入信号111。相位内插器105还被配置为从相位内插器105的输出端输出第二输出信号 116。
[0042]在一些实施例中，相位内插器105包括第一相位单位108和第二相位单元109。在一些实施例中，第一相位单元108提供具有第一相位的第一相位输出112。在一些实施例中，第一相位单元108包括第一可变反相器117。在一些实施例中，第一可变反相器117提供具有第一可变电流输出Il的第一相位输出112。
[0043]在一些实施例中，第二相位单元109提供具有第二相位的第二相位输出115。在一些实施例中，第二相位单元109包括两个反相器119和120以及第二可变反相器118。在一些实施例中，第二可变反相器118提供具有第二可变电流输出12的第二相位输出115。反相器119和120为相位内插器105的输入信号111添加延迟，并且提供第二可变反相器118的输入信号114。在一些实施例中，如下面参照图1B描述的，可以通过控制第一和第二可变反相器117和118来细调第一相位输出112和第二相位输出115之间的相位差。在一些实施例中，来自两个反相器119和120的延迟大约与来自一个延迟单元102中的两个反相器103的延迟相同。在这种情况下，来自相位内插器105的细调的总延迟变化与通过添加一个延迟单元102的粗调的一步延迟变化相同。在一些实施例中，来自相位内插器105的细调的总延迟变化与通过添加一个延迟单元102的粗调的一步延迟变化不同。
[0044]在一些实施例中，第一可变反相器117和第二可变反相器118包括多个并联的反相器，诸如八个反相器。在一些实施例中，第一可变反相器117和第二可变反相器118中的至少一个包括多于或少于八个的反相器。随着每个可变反相器117或118中的使能(接通)反相器的数量独立地从零变为最大数量(八个，如果并联八个反相器)，可变反相器117或118的电流输出从零电流变为最大电流。在一些实施例中，基于来自延迟线控制器101的指令来一起控制第一可变电流输出Il和第二可变电流输出12，使得第二输出116将具有非零电流输出以及从第一相位输出112的第一相位到第二相位输出115的第二相位的范围内的第三相位。在一些实施例中，如下面参照图1B描述的，基于第一相位输出112和第二相位输出115的电流输出比(11:12)来控制第三相位。
[0045]在细调模式中，相位内插单元105(通过延迟线控制器101控制)提供具有多个细调步骤(step)的第二输出信号116，并且每个细调步骤都具有与前一细调步骤相差指定的时间延迟(或相位)的附加时间延迟(或相位)。例如，在一些实施例中，输入信号106的粗调在产生第二输出信号116个过程中生成一步。在一些实施例中，在细调模式中，粗调的一步被分解成指定数量的步骤，诸如八步。在一些实施例中，细调模式中任意步骤之间的指定时间延迟在大约2皮秒(ps)到大约3ps的范围内。类似地，相同的时间延迟发生在细调步骤的最后一步与第二输出信号116中的下一细调步骤中接下来的第一步之间。下面描述相位内插单元105中的偏移单元110。
[0046]图1B是根据一些实施例的图1A中的相位内插器106的输入和输出信号的不意性曲线。在节点A处去向第一可变反相器117的示例性输入信号111被表示为“A”，在节点B处去向第二反相器118的示例性输入信号114被表示为“B”，以及为了更易于比较而不改变相位/延迟，节点C处的第二输出信号116被反转且被表示为“Cinv”。对于该实例，第一可变反相器117和第二可变反相器118包括八个并联的反相器，因此八个细调步骤可用。可利用来自延迟线控制器101的3位控制信号来控制八个细调步骤。八个细调步骤被用于由两个反相器119和120提供的时间延迟(相位)的细调。
[0047]A和B之间的相位差APc对应于来自一个延迟单元102的粗调的延迟。相位差APc被划分为8步，并且每步都具有相位差(延迟)APf。通过第一可变反相器117和第二可变反相器118来控制选择多少个细调步骤的细调。例如，如果第一可变反相器117的第一电流输出Il处于最大等级(所有8个反相器均有效)而第二可变反相器118的第二电流输出12为零(所有8个反相器均无效)，则第二输出116具有与第一相位输出112相同的相位。另一方面，如果第一可变反相器117的第一电流输出Il为零(所有8个反相器均无效)而第二可变反相器118的第二电流输出12处于最大等级(所有8个反相器均有效)，则第二输出116具有与第二相位输出115相同的相位。
[0048]由于第一可变反相器117的第一电流输出Il与第二可变反相器118的第二电流输出12的比率在最小等级和最大等级之间变化，所以第二输出116的相位(延迟)在第一相位输出112和第二相位输出115之间变化，例如，如果11:12 = 7:1，则选择具有延迟Λ Pf的一步细调。如果11:12 = 6:2，则选择具有延迟2*APf的两步细调，以此类推。
[0049]在一些实施例中，用于细调的指定时间延迟APf在大约2ps至大约3ps的范围内。在一些应用中，大约2ps至大约3ps的指定范围内的时间延迟提供了适合于相对低速和相对高速数据率的时间延迟。例如，在一些实施例中，细调延迟在大约2ps至大约3ps的指定范围内的延迟线电路100能够提供用于低速或低频信号(信号频率大约为800MHz或更低)至高速或高频信号(信号频率大约为3200NHZ或更高)以及它们之间的任何信号的可调延迟。此外，在一些实施例中，与具有较大时间延迟步长(诸如6ps至8ps)的其他高速DDR系统相比，由于具有较小的步长，落入2至3ps的范围的步进延迟帮助延迟线电路100减少每个细调步长之间的变化。
[0050]相位内插器还包括偏移单元110。偏移单元110包括速度控制单元。在一些实施例中，速度控制单元是诸如电容器Cl的电容元件。如下所述，电容元件可以是具有适合于速度控制单元的电容值的任何元件。电容器Cl连接至NMOS晶体管开关NI。NMOS晶体管NI连接至PMOS晶体管开关Pl。在一些实施例中，PMOS晶体管Pl在节点“X”处连接在第二相位单元109中的两个反相器119和120之间。NMOS晶体管开关NI通过控制信号EOC来控制。在一些实施例中，控制信号EOC由输入信号106通过偶数个还是奇数个延迟单元102来确定。PMMOS晶体管开关Pl由控制信号PSO来控制。控制信号PSO由来自工艺感测电路300或301 (在图3A至图3B中示出)的工艺感测输出来确定。工艺感测输出表示延迟单元102中的PMOS晶体管或NMOS晶体管是否具有更高的电流容量。
[0051]在一些实施例中，基于来自与工艺感测电路300或301连接的延迟线控制器101的指令来提供控制信号EOC或PS0。在一些实施例中，通过工艺感测电路300或301来直接提供控制信号PS0。基于控制信号EOC和PS0，电容器Cl被选择性地添加至第二相位单元
109。在一些其他实施链中，控制信号EOC或PSO被反转并且PMOS晶体管Pl或NMOS晶体管NI相应地被相反类型的晶体管(即，NMOS晶体管或PMOS晶体管)所替换。
[0052]在延迟线控制器101具有使得输入信号106被传输通过延迟单元102a和102b的指令的情况下，通过两个延迟单元102a和102b来延迟第一输出信