号DRVP的非激活时段期间将外部电压(VCCE)端子和内部电压(VCCI)端子分离。
[0039]特别地，第一耦接控制单元120可以包括PMOS晶体管Pl，所述PMOS晶体管Pl用于响应于通过其栅极端子输入的控制信号DRVP来选择是否使耦接至源极端子的外部电压(VCCE)端子与耦接至漏极端子的内部电压(VCCI)端子耦接/分离。
[0040]第二耦接控制单元140可以在与上电信号POR的激活时段相对应的上电操作时段期间强行激活控制信号DRVP，并且对在正常操作时段期间是否激活控制信号DRVP没有影响。
[0041]特别地，第二耦接控制单元140可以包括NMOS晶体管NI和PMOS晶体管P2，用于在上电信号POR被激活至逻辑高的激活时段期间强行激活控制信号DRVP。
[0042]第二耦接控制单元HO强行激活控制信号DRVP的操作时段不可以与比较单元100的操作时段重叠。因此，在上电操作时段期间保持在逻辑低且在正常操作时段期间被激活的使能信号ENALBE在上电操作时段之后可以被输入至第二耦接控制单元140。S卩，当使能信号ENABLE在上电操作时段期间(供电后半导体器件立即进入上电操作时段)被保持在逻辑低时，使能信号ENABLE可以防止比较单元100的操作。另一方面，当半导体器件从上电操作时段退出之后进入正常操作时段时，使能信号ENABLE可以被激活至逻辑高。因此，使能信号ENABLE不仅可以将比较单元100使能至正常操作，而且还可以防止第二耦接控制单元140对是否激活/去激活控制信号DRVP产生影响。为此操作，使能信号ENABLE可以被输入至电压比较器102以控制其操作，并且被同时输入至第二耦接控制单元140所包括的PMOS晶体管P3的栅极以控制第二耦接控制单元140与外部电压(VCCE)端子之间的连接。
[0043]图2是描述如图1所示的传统半导体器件的上电操作的时序图。
[0044]参考图2，外部电压VCCE供应开始后，随着外部电压VCCE不断增大，上电信号POR电压和内部电压VCCI可以被顺序地设置。
[0045]首先，在外部电压VCCE供应开始后，上电信号POR可以与加电压VCCE相同的状态不断增大。
[0046]在此状态下，使能信号ENABLE可以保持接地电压(VSS)。因此，比较单元100可以被禁止以对内部电压VCCI没有影响。
[0047]另一方面，第二耦接控制单元140可以响应于上电信号POR的增大而不断增大控制信号DRVP。此时，控制信号DRVP的电压增大可以小于上电信号POR的电压增大的一半。这是因为包括在第二耦接控制单元140中且受上电信号POR影响的PMOS晶体管P2和NMOS晶体管NI都对上电信号POR的电压变化产生影响。因此，控制信号DRVP可以既不被激活也不被去激活。所以，外部电压(VCCE)端子和接地电压(VSS)端子彼此不可以耦接。SP，不管外部电压VCCE是否增大，内部电压VCCI可以持续地保持在接地电压VSS。
[0048]然后，当外部电压VCCE和上电信号POR超过预定电压(例如晶体管的阈值电压Vth时，控制信号DRVP的电压被激活而快速跌落至接地电压(VSS)。这是因为，随着上电信号POR的电压持续增大达到预定电压，第二耦接控制单元140所包括的PMOS晶体管P2被可靠地关断且NMOS晶体管NI被可靠地导通。因此，外部电压(VCCE)端子和接地电压(VSS)端子可以从外部电压(VCCE)端子耦接至接地电压(VSS)端子的状态被瞬间切换至外部电压(VCCE)端子与接地电压(VSS)端子分离的状态。S卩，内部电压VCCI可以向已经达到预定电压的外部电压VCCE快速增大。
[0049]以供参考，如图所示预定电压可以被设置为IV，但是可以小于或大于IV。然而，在外部电压VCCE和上电信号POR达到预定电压之前，控制信号DRVP不可以被激活。
[0050]通过上述过程，外部电压VCCE、上电信号POR和内部电压VCCI可以相等(equalized)。在此状态下，当外部电压VCCE增大到足以操作半导体器件的内部电路时，上电信号POR可以被去激活至接地电压(VSS)。同时地，使能信号ENABLE可以被激活至逻辑高。即，上电操作时段可以结束。由于即使当上电操作时段结束时内部电压VCCI也没有达到目标电压，内部电压VCCI可以持续增大而控制信号DRVP被比较单元100和第一耦接控制单元120调节。
[0051]返回参考图2，半导体器件的电流消耗可以随内部电压VCCI的变化而改变。即，半导体器件消耗的峰值电流可以快速变化。
[0052]特别地，不管外部电压增大如何，半导体器件在内部电压VCCI保持接地电压(VSS)的时段期间可以不消耗电流。
[0053]然后，当内部电压VCCI在外部电压VCCE超过预定电压的时刻快速增大时，半导体器件的电流消耗可以快速增大。
[0054]那么，当外部电压VCCE等于内部电压VCCI时，半导体器件的电流消耗可以快速稳定。此外，即使在内部电压VCCI达到目标电压后，半导体器件的电流消耗可以保持在稳定状态。
[0055]如上所述，传统半导体器件的电流消耗在半导体器件的上电操作时段期间可以快速增大。这种现象可以随着外部电压VCCE快速增大而发生，并且对包括在半导体器件中的多个内部电路产生不利影响。
[0056]图3是说明根据本发明实施例的半导体器件内部电压发生电路的电路图。
[0057]参考图3，根据本发明实施例的半导体器件内部电压发生电路可以包括第一参考电压发生电路320、第一内部电压发生电路340和第二内部电压发生电路300。第一参考电压发生电路320可以包括耗尽型NMOS晶体管(DHVN) 322和第一汇聚单元324。第一内部电压发生电路340可以包括NMOS晶体管(LVN) 342和第二汇聚单元344。第二内部电压发生电路300可以包括比较单元302和耦接控制单元304。比较单元302可以包括电压比较器3022和分压器3024。
[0058]第一参考电压发生电路320可以输出外部电压VCCE作为第一参考电压VR，以及基于自接地电压(VSS)在正方向上偏移预设电压的电压来钳位第一参考电压VR。
[0059]S卩，在外部电压VCCE小于或等于自接地电压(VSS)在正方向上偏移预设电压的电压的时段期间，第一参考电压发生单元320可以输出具有与外部电压VCCE相同的电压的第一参考电压VR。另一方面，在外部电压VCCE大于自接地电压(VSS)在正方向上偏移预设电压的电压的时段期间，第一参考电压发生单元320可以将第一参考电压VR钳位在自接地电压(VSS)在正方向上偏移预设电压的电压。
[0060]为此操作，第一参考电压发生单元320可以包括耗尽型NMOS晶体管322，当阈值电压自接地电压(VSS)在负方向上偏移预设电压时，所述耗尽型NMOS晶体管322将栅极端子固定为接地电压(VSS)，以及响应于耦接至其漏极端子的外部电压VCCE的变化来调节耦接于源极端子的第一参考电压VR。
[0061]S卩，第一参考电压发生单元320可以使用具有负阈值电压的耗尽型NMOS晶体管322以基于外部电压VCCE的电压变化来控制第一参考电压VR的电压变化。特别地，当包括在第一参考电压发生单元320中的耗尽型NMOS晶体管322具有负阈值电压时，接地电压VSS可以被供应至栅极端子。因此，当输入至源极端子的外部电压VCCE在接地电压(VSS)和正阈值电压之间时，耗尽型NMOS晶体管322可以将输入至源极端子的外部电压VCCE设置为输出至漏极端子的第一参考电压VR。然而，在输入至源极端子的外部电压VCCE超过正阈值电压的时段期间，不管外部电压VCCE如何，耗尽型NMOS晶体管322都可以将输出至漏极端子的第一参考电压VR固定为正阈值电压。以供参考，负阈值电压可以表示自接地电压(VSS)在负方向上偏移预设电压的电压。相似地，正阈值电压可以表示自接地电压(VSS)在正方向上偏移预设电压的电压。
[0062]例如，假设包括在第一参考电压发生电路320中的耗尽型NMOS晶体管322具有阈值电压-2.5V。在这种情况下，在外部电压VCCE自接地电压(VSS)改变至2.5V的时段期间，外部电压VCCE可以被设置为参考电压VR。然而，在外部电压VCCE超过2.5V的时段期间，第一参考电压VR可以被固定为2.5V而不管外部电压VCCE如何。
[0063]第一参考电压发生单元320除耗尽型NMOS晶体管322以外可以进一步包括第一汇聚单元324。特别地，第一汇聚单元324可以将泄漏电流从耗尽型NMOS晶体管322汇聚至接地电压(VSS)端子，所述泄漏电流自耗尽型NMOS晶体管322的源极端子(即第一参考电压(VR)端子)流出。为此操作，第一汇聚单元324可以被耦接在接地电压(VSS)端子与耗尽型NMOS晶体管322的源极端子(即第一参考电压(VR)端子)之间。第一汇聚单元324可以包括串联耦接的多个二极管型NMOS晶体管SNl、SN2和SN3。每个二极管型NMOS晶体管SN1、SN2和SN3可以向着第一参考电压(VR)端子以这样的方式被耦接:其栅极和漏极端子在第一参考电压(VR)端子和接地电压(VSS)端子之间彼此耦接，并且作为反向二极管来操作。因此，因泄漏电流从耗尽型NMOS晶体管322流出而第一汇聚单元324可以防止第一参考电压VR增大至比正阈值电压更大的电压。
[0064]第一内部电压发生单元340可以接收外部电压VCCE，以及以与第一参考电压VR相应的驱动能力来驱动内部电压(VCCI)端子。
[0065]为此操作，第一内部电压发生单元340可以包括NMOS晶体管(LVN) 342，所述NMOS晶体管(LVN) 342响应于施加至其栅极端子的第一参考电压VR来调节在耦接至漏极端子的外部电压(VCCE)端子和耦接至源极端子的内部电压(VCCI)端子之间流动的电流。
[0066]第一内部电压发生单元340除NMOS晶体管342以外可以进一步包括第二汇聚单元344。特别地，当内部电压VCCI大于外部电压VCCE时，例如，当外部电压VCCE快速跌落至掉电(power-off)状态时，第二汇聚单元344可以将电流从内部电压(VCCI)端子汇聚至外部电压(VCCE)端子。为此操作，第二汇聚单元344可以被耦接至外部电压(VCCE)端子和耗尽型NMOS晶体管342的源极端子(即内部电压(VCCI)端子)之间。第二汇聚单元344可以包括串联耦接的多个二极管型NMOS晶体管SM和SN5。每个二极管型NMOS晶体管SM和SN5可以向着内部电压(VCCI)端子以这样的方式被耦接:其栅极和漏极端子在内部电压(VCCI)端子和外部电压(VCCE)端子之间彼此耦接，并作为反向二极管来操作。因此，当内部电压VCCI大于外部电压VCCE时，第二汇聚单元344可以快速将内部电压VCCI降至稳定状态。
[0067]第二内部电压发生电路300可以接收外部电压VCCE以基于第二参考电压REF来驱动内部电压(VCCI)端子，自接地电压(VSS)在正方向上所述第二参考电压REF大于预设电压。
[0068]比较单元302可以比较内部电压VCCI和第二参考电压REF，以及产生控制信号DRVP，该控制信号DRVP的激活是