嵌入式锗硅器件的形成方法
【技术领域】
[0001] 本发明涉及CMOS锗硅器件的制造工艺，尤其涉及一种能够在锗硅生长前改善凹 槽表面的嵌入式锗硅器件的形成方法。
【背景技术】
[0002] 嵌入式SiGe源漏技术是一种增强PMOS晶体管性能的新型技术，其主要通过在沟 道中产生单轴压应力来提高PM0SFET的空穴迀移率，从而提高电流驱动能力。嵌入式SiGe 源漏技术的原理大致如下：在硅（Si)衬底上刻蚀凹槽，选择性地在凹槽内外延生长SiGe， 因 SiGe的晶格常数与Si不匹配，在垂直沟道的方向上，Si晶格受到拉伸产生张应力；在沿 沟道的方向上，Si晶格受到压缩产生压应力，从而提高了空穴迀移率。此外，由于SiGe具 有较小的电阻率，可提高电流驱动能力。
[0003] 参考图1，现有技术中的嵌入式锗硅CMOS器件的工艺流程包括如下步骤：步骤 S11，在栅极结构周围形成栅极侧壁（spacer);步骤S12,沉积氮化娃（SiN)层；步骤S13， 采用光刻和刻蚀工艺将PMOS区域的氮化硅层移除；步骤S14,以剩余的氮化硅层为掩膜进 行刻蚀，从而在PMOS区域内栅极结构两侧形成凹槽；步骤S15,采用干法去胶工艺将先前 光刻工艺中使用的光阻（photoresist)去除；步骤S16,湿法清洗；步骤S17,在凹槽中生长 SiGe ;步骤S18,移除剩余的氮化硅层。
[0004] 上述工艺方法在形成凹槽之后才将光阻去除，比较突出的问题是导致SiGe生长 时缺陷较多，位错缺陷（dislocation defect)尤为常见。
[0005] 位错缺陷产生的原因主要有以下两种：第一种是SiGe的沉积工艺本身；第二种是 SiGe沉积前凹槽表面的缺陷（如Si原子错位、杂质、粗糙度较大等等）。对于第二种缺陷， 其主要是在刻蚀形成凹槽和去胶工艺过程中形成的。相对于凹槽等离体刻蚀，尽管光阻去 除工艺中的物理轰击较弱，但不可避免地也会损伤硅衬底的表面。
[0006] 目前，改善以上问题的方法主要有以下几种：
[0007] 1)使用低密度等离子体工艺来去除光阻，如降低功率和压力；
[0008] 2)从使用O2等离子体去除光阻改成采用N2/H 2为主的低速率等离子体去除光阻；
[0009] 3)将等离子体干法去除光阻改为湿法去除光阻。
[0010] 其中，方法1)和2)虽然能够带来一定程度的改善，但仍存在损伤硅衬底表面的问 题，并且会导致产能降低；方3)则会导致酸槽污染方面的问题，所以有一定的局限性。
【发明内容】
[0011] 本发明要解决的技术问题是提供一种嵌入式锗硅器件的形成方法，能够完全消除 去胶工艺造成的表面缺陷，有利于减少SiGe的位错缺陷。
[0012] 为解决上述技术问题，本发明提供了一种嵌入式锗硅器件的形成方法，包括：
[0013] 提供半导体衬底，所述该半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域 和NMOS区域上形成有栅极结构；
[0014] 在所述半导体衬底上沉积第一介质层；
[0015] 采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层，并将该光刻工艺中使 用的第一光阻去除；
[0016] 在所述半导体衬底上沉积第二介质层；
[0017] 采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层，并将该光刻工艺中使 用的第二光阻去除；
[0018] 所述第二光阻被去除之后，对所述PMOS区域内栅极结构两侧的半导体衬底进行 刻蚀，以形成凹槽；
[0019] 在所述凹槽中沉积锗硅。
[0020] 根据本发明的一个实施例，所述第一介质层的材料为SiN或SiO2，所述第二介质层 的材料为SiN或SiO 2。
[0021] 根据本发明的一个实施例，所述第一介质层的厚度为50~200A，所述第二介质层 的厚度为50~200A。
[0022] 根据本发明的一个实施例，采用光刻和刻蚀工艺去除所述PMOS区域内的第一介 质层包括：
[0023] 形成所述第一光阻，并对该第一光阻进行图案化以定义出所述PMOS区域；
[0024] 以图案化后的第一光阻为掩膜对所述第一介质层进行刻蚀，以去除所述PMOS区 域内的第一介质层。
[0025] 根据本发明的一个实施例，采用湿法刻蚀去除所述PMOS区域内的第一介质层。
[0026] 根据本发明的一个实施例，采用光刻和刻蚀工艺去除所述PMOS区域内的第二介 质层包括：
[0027] 形成所述第二光阻，并对该第二光阻进行图案化以定义出所述PMOS区域；
[0028] 以图案化后的第二光阻为掩膜对所述第二介质层进行刻蚀，以去除所述PMOS区 域内的第二介质层。
[0029] 根据本发明的一个实施例，采用干法刻蚀去除所述PMOS区域内的第二介质层。
[0030] 根据本发明的一个实施例，采用光刻和刻蚀工艺去除所述PMOS区域内的第一介 质层以及第二介质层时，两次光刻采用的是同一光罩。
[0031] 根据本发明的一个实施例，在所述凹槽中沉积锗硅之前，该方法还包括：对所述半 导体衬底进行湿法清洗。
[0032] 根据本发明的一个实施例，在所述凹槽中沉积锗硅之后，该方法还包括：移除所述 NMOS区域内的第一介质层和第二介质层。
[0033] 与现有技术相比，本发明具有以下优点：
[0034] 本发明实施例的嵌入式锗硅器件的形成方法先沉积第一介质层，然后通过光刻和 刻蚀工艺将PMOS区域的第一介质层移除；再沉积第二介质层，然后通过光刻和刻蚀工艺将 PMOS区域的第二介质层移除；将光刻使用的第二光阻移除后，刻蚀形成凹槽。由于NMOS区 域覆盖有第一介质层和第二介质层，虽然没有光阻的保护，NMOS区域在刻蚀形成凹槽的过 程中也不会被等离子体损伤。由于形成凹槽之前光阻已经被去除，刻蚀完成后并不需要再 进行去胶工艺，由去胶工艺造成的表面损伤也就不再存在，从而可以减少锗硅的位错缺陷。
【附图说明】
[0035] 图1是现有技术中一种嵌入式锗硅器件的形成方法的流程示意图；
[0036] 图2是根据本发明实施例的嵌入式锗硅器件的形成方法的流程示意图；
[0037] 图3至图12是根据本发明实施例的嵌入式锗硅器件的形成方法中各个步骤对应 的器件剖面结构示意图。
【具体实施方式】
[0038] 如图1所示的现有技术中，为了避免挤占 PMOS区域中的凹槽的空间，氮化硅层的 厚度不宜太大，因此，为了避免NMOS区域在刻蚀形成凹槽的过程中受到损伤，需要利用光 阻和氮化硅层一并对NMOS区域进行保护。由此，在形成凹槽后就不可避免地需要进行去胶 工艺，导致凹槽内的表面缺陷增多，进而导致锗硅的位错缺陷增多。
[0039] 而本发明先形成第一介质层，将PMOS区域的第一介质层去除后，再形成第二介质 层，然后再将PMOS区域的第二介质层去除。由此，NMOS区域覆盖的第一介质层和第二介质 层不会挤占 PMOS区域的空间，而且第一介质层和第二介质层的总厚度足够大，无需保留光 阻即可实现保护NMOS区域的目标。因此，可以在刻蚀形成凹槽之前将光阻去除，这样就避 免了去胶工艺在凹槽表面造成的缺陷。
[0040] 下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保 护范围。
[0041] 参考图2,根据本发明的一个实施例，该嵌入式锗硅器件的形成方法包括如下步 骤：
[0042] 步骤S21，提供半导体衬底，所述该半导体衬底包括PMOS区域和NMOS区域，所述 PMOS区域和NMOS区域上形成有栅极结构；
[0043] 步骤S22,在所述半导体衬底上沉积第一介质层；
[0044] 步骤S23,采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层，并将该光刻 工艺中使用的第一光阻去除；
[0045] 步骤S24,在所述半导体衬底上沉积第二介质层；
[0046] 步骤S25,采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层，并将该光刻 工艺中使用的第二光阻去除；
[0047] 步骤S26,所述第二光阻被去除之后，对所述PMOS区域内栅极结构两侧的半导体 衬底进行刻蚀，以形成凹槽；
[0048] 步骤S27,在所述凹槽中沉积锗硅；
[0049] 步骤S28,移除所述NMOS区域内的第一介质层和第二介质层。
[0050] 下面参考图3至图12进行详细说明。
[0051] 参考图3,提供半导体衬底21。该半导体衬底21可以是半导体加工工艺中各种 常用的衬底，例如硅衬底。该半导体衬底21中形成有隔离结构22,例如浅沟槽隔离结构 (STI)〇
[0052] 该半导体衬底21包括并列的PMOS区域和NMOS区域，在图3所示的实例中，隔离 结构22的左侧为NMOS区域，隔离结构22的右侧为PMOS区域。
[0053] 该半导体衬底21的PMOS区域和NM