OS区域上都形成栅极结构23。该栅极结构23 可以包括栅介质层和位于栅介质层上的栅电极。该栅极结构23的周围还可以形成有栅极 侧壁（spacer) 24。
[0054] 参考图4,沉积第一介质层24。该第一介质层24的材料可以是SiN或SiO2，或者 其他介质材料。该第一介质层24的形成方法例如可以是化学气相沉积（CVD)，其厚度可以 是 50 ~200A〇
[0055] 第一介质层24覆盖整个半导体衬底21，包括PMOS区域、NMOS区域、栅极结构23 以及隔离结构22。
[0056] 参考图5,形成第一光阻25并对其进行图案化，以定义出PMOS区域的形状。例如， 可以使用旋涂工艺在整个半导体衬底21上形成第一光阻25,之后再通过曝光、显影等常规 工艺对第一光阻25进行图案化，将PMOS区域暴露出来。
[0057] 参考图6,以图案化的第一光阻25为掩膜，对第一介质层24进行刻蚀，以将PMOS 区域内的第一介质层24移除。优选地，可以采用湿法刻蚀将PMOS区域内的第一介质层24 移除，以尽量减小损伤。例如，对于SiN材质的第一介质层24,可以采用热磷酸将PMOS区域 中的第一介质层24完全去除。
[0058] 参考图7,通过去胶工艺将第一光阻移除。该去胶工艺可以是现有技术中各种适当 的方法，例如，可以使用〇 2和1的混合气体将NMOS区域残留的第一光阻去除。第一光阻被 去除后，NMOS区域内的第一介质层24被暴露出来。
[0059] 参考图8,沉积第二介质层26。该第二介质层26的材料可以是SiN或SiO2，或者 其他介质材料。该第二介质层26的形成方法例如可以是化学气相沉积（CVD)，其厚度可以 是 504001
[0060] 第二介质层26覆盖整个半导体衬底21，包括PMOS区域、NMOS区域、第一介质层 24、PMOS区域内的栅极结构23以及隔离结构22。
[0061] 参考图9,形成第二光阻27并对其进行图案化，以定义出PMOS区域的形状。例如， 可以使用旋涂工艺在整个半导体衬底21上形成第二光阻27,之后再通过曝光、显影等常规 工艺对第二光阻27进行图案化，将PMOS区域暴露出来。更具体而言，PMOS区域内的第二 介质层26被暴露出来。
[0062] 由于第一光阻的图案化和第二光阻27的图案化定义出的形状是相同的，因此两 次光刻可以采用同一光罩，不需要引入新的光刻设备和光罩。
[0063] 参考图10,以图案化的第二光阻27为掩膜，以将PMOS区域内的第二介质层26移 除。优选地，可以采用干法刻蚀将PMOS区域内的第二介质层26移除。例如，对于SiN材质 的第二介质层26,干法刻蚀中采用的刻蚀气体包括：以0? 4气体为主，辅助CHF3、CH2F2、CH3F、 Ar、He或O2等气体中的一种或多种。
[0064] 在干法刻蚀之后，PMOS区域内的栅极侧壁23上可能会残留有部分第二介质层26。
[0065] 参考图11，采用去胶工艺将NMOS区域的第二光阻移除。该去胶工艺可以是现有技 术中各种适当的方法，例如，可以使用氧等离子体去胶工艺将第二光阻移除。第二光阻被去 除后，NMOS区域内的第二介质层26被暴露出来。
[0066] 参考图12,第二光阻被去除之后，对PMOS区域内的栅极结构23两侧的半导体衬底 21进行刻蚀，以形成凹槽28。图12中省略了栅极结构23右侧的凹槽，仅示意性地示出了 左侧的凹槽。
[0067] 凹槽28可以采用干法刻蚀形成。例如，可以采用HBr和O2为主的刻蚀气体刻蚀 半导体衬底21，以形成凹槽28。
[0068] 在刻蚀形成凹槽28的过程中，NMOS区域内的第二介质层可能会被全部或部分地 消耗掉。例如，图12所示的实例中，第二介质层被全部消耗掉，但是由于第二介质层下方还 存在第一介质层24,因此NMOS区域被很好地保护，刻蚀过程并不会对NMOS区域造成损伤。
[0069] 如上所述，优选采用干法刻蚀去除PMOS区域内的第二介质层26,可以使得干法刻 蚀去除第二介质层26的步骤、使用干法去胶工艺去除第二光阻的步骤以及干法刻蚀形成 凹槽28的步骤集成在同一干法刻蚀设备中完成，从而提高工艺效率。
[0070] 之后，可以继续完成后续的工艺过程。包括但不限于：对半导体衬底21进行湿法 清洗，以减少凹槽28内的缺陷；在凹槽28中沉积锗硅；将NMOS区域内残留的第一介质层 24和/或第二介质层移除。
[0071] 由上，本实施例的嵌入式锗硅器件的形成方法具有如下优点：
[0072] 1、在将第二光阻去除后再刻蚀形成凹槽，因此能够完全消除去胶工艺造成的表面 缺陷，减少由此造成的SiGe缺陷；
[0073] 2、能够减少半导体衬底表面的残留有机物，这也有利于减少SiGe缺陷；
[0074] 3、在刻蚀形成凹槽时，NMOS区域上覆盖有足够厚的第一介质层和第二介质层，刻 蚀过程不会对NMOS区域造成损伤，尤其而言，不会对NMOS区域内的有源区（AA)造成损伤；
[0075] 4、相比于现有技术，加入的工艺步骤都为成熟工艺，对成本和良率的影响不大，而 且对第一光阻和第二光阻的两次光刻可以采用同一光罩，不需要引入新的光刻设备和光 罩。
[0076] 本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技 术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保 护范围应当以本发明权利要求所界定的范围为准。
【主权项】
1. 一种嵌入式锗硅器件的形成方法，其特征在于，包括： 提供半导体衬底，所述该半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域和 NMOS区域上形成有栅极结构； 在所述半导体衬底上沉积第一介质层； 采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层，并将该光刻工艺中使用的 第一光阻去除； 在所述半导体衬底上沉积第二介质层； 采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层，并将该光刻工艺中使用的 第二光阻去除； 所述第二光阻被去除之后，对所述PMOS区域内栅极结构两侧的半导体衬底进行刻蚀， 以形成凹槽； 在所述凹槽中沉积锗硅。2. 根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，所述第一介质层 的材料为SiN或Si02，所述第二介质层的材料为SiN或Si0 2。3. 根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，所述第一介质层 的厚度为50~2001，所述第二介质层的厚度为5(K200A。4. 根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，采用光刻和刻蚀 工艺去除所述PMOS区域内的第一介质层包括： 形成所述第一光阻，并对该第一光阻进行图案化以定义出所述PMOS区域； 以图案化后的第一光阻为掩膜对所述第一介质层进行刻蚀，以去除所述PMOS区域内 的第一介质层。5. 根据权利要求4所述的嵌入式锗硅器件的形成方法，其特征在于，采用湿法刻蚀去 除所述PMOS区域内的第一介质层。6. 根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，采用光刻和刻蚀 工艺去除所述PMOS区域内的第二介质层包括： 形成所述第二光阻，并对该第二光阻进行图案化以定义出所述PMOS区域； 以图案化后的第二光阻为掩膜对所述第二介质层进行刻蚀，以去除所述PMOS区域内 的第二介质层。7. 根据权利要求6所述的嵌入式锗硅器件的形成方法，其特征在于，采用干法刻蚀去 除所述PMOS区域内的第二介质层。8. 根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，采用光刻和刻蚀 工艺去除所述PMOS区域内的第一介质层以及第二介质层时，两次光刻采用的是同一光罩。9. 根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，在所述凹槽中沉 积锗硅之前，该方法还包括：对所述半导体衬底进行湿法清洗。10. 根据权利要求1所述的嵌入式锗硅器件的形成方法，其特征在于，在所述凹槽中沉 积锗硅之后，该方法还包括：移除所述NMOS区域内的第一介质层和第二介质层。
【专利摘要】本发明提供了一种嵌入式锗硅器件的形成方法，包括：提供半导体衬底，所述该半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域和NMOS区域上形成有栅极结构；在所述半导体衬底上沉积第一介质层；采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层，并将该光刻工艺中使用的第一光阻去除；在所述半导体衬底上沉积第二介质层；采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层，并将该光刻工艺中使用的第二光阻去除；所述第二光阻被去除之后，对所述PMOS区域内栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；在所述凹槽中沉积锗硅。本发明能够完全消除去胶工艺造成的表面缺陷，有利于减少SiGe的位错缺陷。
【IPC分类】H01L21/8238
【公开号】CN105679710
【申请号】
【发明人】李全波, 崇二敏, 张瑜
【申请人】上海华力微电子有限公司
【公开日】2016年6月15日
【申请日】2014年11月17日