备用存储器而不是从缺陷缺省存储器选择数据半字节。存储器控制器可以“还原(unscramble)”数据半字节在存储器模块输出中的顺序(例如，将数据半字节按照如果它们全部从缺省存储器选择时将具有的顺序放置)，随后应用错误校正逻辑。在一些实施方式中，备用存储器中的错误数据可以被校正。例如，存储于备用存储器中的数据可以被扫描，并且ECC逻辑和/或其他合适的错误校正逻辑可以用于检测并且校正错误。在一些实施方式中，可以扫描整个备用存储器。在一些实施方式中，可以扫描备用存储器的具有存储在缺省存储器的缺陷部分中的数据的拷贝的一部分。
[0025]图4为用于使得能够使用存储器模块上的备用存储器的示例系统控制器400的方框图。系统控制器400可以例如实施为系统控制器330。系统控制器400可以包括模块402和404。模块可以包括在机器可读存储介质上编码并且可由系统控制器400的处理器执行的指令集。此外或者作为替代，模块可以包括硬件装置，其包括用于实施以下描述的功能性的电子电路。
[0026]数据缓冲器接口模块402可以将信息传送至可通信地耦接于存储器模块上的系统控制器400的数据缓冲器。数据缓冲器接口模块402可以将选择控制信号传输至数据缓冲器。在一些实施方式中，数据缓冲器接口模块402可以将数据半字节应该从其读取的地址发送至数据缓冲器。地址可以由存储器模块外部的存储器控制器来指定。
[0027]记录模块404可以维持缺陷缺省存储器以及数据半字节替代地从其选择的各自备用存储器的记录。如在此相对于记录所使用的术语“维持”指的是生成和/或存储新纪录、更新现存记录以及删除现存记录。例如，存储器模块可以具有第一备用存储器以及第二备用存储器。在存储器模块上的第一数据缓冲器从系统控制器400接收与存储器模块上的第一缺陷缺省存储器中的位置(或如以上参照图3讨论的，第一缺省存储器的缺陷部分中的位置)相对应的第一地址时，存储器模块上的数据缓冲器可以从第一备用存储器而不是第一缺陷缺省存储器选择数据半字节。在存储器模块上的第二数据缓冲器从系统控制器400接收与存储器模块上的第二缺陷缺省存储器中的位置(或第二缺省存储器的缺陷部分中的位置)相对应的第二地址时，存储器模块上的数据缓冲器可以从第二备用存储器而不是第二缺陷缺省存储器选择数据半字节。记录模块404可以存储标识第一缺省存储器(或标识第一缺省存储器的缺陷部分)以及将第一备用存储器标识为用于更换第一缺省存储器(的缺陷部分)的记录。记录模块404也可以存储标识第二缺省存储器(或标识第二缺省存储器的缺陷部分)以及将第二备用存储器标识为用于更换第二缺省存储器(的缺陷部分)的记录。记录可以维持在例如系统控制器400中的只读存储器(ROM)中。
[0028]图5为包括多个备用存储器的示例存储器模块500的方框图。存储器模块500可以为内联存储器模块，诸如SIMM或DHM，或者任意适于安装存储器IC的存储器模块。在图5中，存储器模块 500 包括缺省存储器 502、504、506、508、510、512、514、516、518、520、522、524、526、528、530、532、534、536、542、544、546、548、550、552、554、556、558、560、562、564、566、568、570、572、574和576、备用存储器538和540、数据缓冲器580、582、584、586、588、590、592、594和596，以及系统控制器578。可以实施为系统控制器400的系统控制器578可以可通信地耦接于可以在存储器模块500外部的存储器控制器598。存储器控制器598可以执行与以上参照图3讨论的外部存储器控制器类似的功能。
[0029]缺省存储器502、504、506、508、510、512、514、516、518、520、522、524、526、528、530、532、534和 536可以在第一列(rank)，并且缺省存储器 542、544、546、548、550、552、554、556、558、560、562、564、566、568、570、572、574和576可以在第二列。图5中的缺省存储器可以与图3中的缺省存储器类似。数据缓冲器正上方的每组四个缺省存储器可以容纳在四管芯封装(QDP)中。例如，缺省存储器502、504、542和544可以容纳在第一QDP中，缺省存储器506、508、546和548可以容纳在第二QDP中。
[0030]图5中的备用存储器538和540可以与图3中的备用存储器310类似。在一些实施方式中，备用存储器538和540可以二者均在第一列中，或者可以二者均在的第二列中。在一些实施方式中，备用存储器538可以在第一列中并且备用存储器540可以在第二列中，或者反过来。备用存储器容纳在其中的IC可以具有与缺省存储器容纳在其中的IC不同的管芯数量。
[0031]图5中的数据缓冲器可以与图3中的数据缓冲器类似。图5中的每个数据缓冲器可以以与以上参照图3讨论的类似方式从可通信地耦接于各自的数据缓冲器的两个存储器选择数据半字节。数据缓冲器580、582、584、586、588、590、592、594和596可以从系统控制器578接收选择控制信号。数据缓冲器580、582、584、586、588、590、592、594和596从其选择数据半字节的存储器可以全部在相同列中。例如，如果备用存储器538和540两者在第一(或第二)列，可以更换第一(或第二)列中多达两个缺陷缺省存储器。如果备用存储器538在第一列中并且备用存储器540在第二列中，备用存储器538可以用于更换第一列中的缺陷缺省存储器，并且备用存储器540可以用于更换第二列中的缺陷缺省存储器。
[0032]图6为包括以使得能够使用存储器模块上的备用存储器的指令编码的机器可读存储介质的示例装置600的方框图。装置600可以为存储器控制器，诸如存储器控制器598。在图6中，装置600包括处理器602和机器可读存储介质604。
[0033]处理器602可以包括中央处理单元(CPU)、微处理器(例如基于半导体的微处理器)和/或其他适于检索和/或执行存储在机器可读存储介质604中的指令的硬件装置。处理器602可以取得、解码和/或执行指令606、608和610以使得能够使用存储器模块上的备用存储器，如以下描述的。作为替代或除了检索和/或执行指令以外，处理器602可以包括电子电路，其包括用于执行指令606、608和/或610的功能性的多个电子组件。
[0034]机器可读存储介质604可以为任何包含或存储可执行指令的合适的电子、磁性、光学或其他物理存储装置。因此，机器可读存储介质604可以包括例如随机存取存储器(RAM)、电可擦除可编程只读存储器(EEPR0M)、存储装置、光学盘等。在一些实施方式中，机器可读存储介质604可以包括非临时性存储介质，其中术语“非临时性”不涵盖临时传播的信号。如以下详细描述的，机器可读存储介质604可以以可执行指令606、608和610的集合来编码。
[0035]指令606可以标识存储器模块上的缺省存储器的缺陷部分。在一些实施方式中，如果缺省存储器的一部分中存储的/从该部分读取的数据被使用ECC逻辑或其他错误校正逻辑重复地校正，则缺省存储器的该部分可以标识为缺陷。例如，每次来自该缺省存储器的该部分的错误被校正，计数器可以递增，并且在该计数器中的值超过阈值时，缺省存储器的该部分可以标识为缺陷。缺陷DRAM的记录可以在缺省存储器的该部分标识为缺陷时更新(例如，通过图4的记录模块404 )。
[0036]指令608可以确定用于存储器模块上的数据选择器的选择控制信号。选择控制信号可以被确定以使得数据半字节从存储器模块上的备用存储器而不从缺陷缺省存储器选择。在缺陷部分起作用时，从缺省存储器选择的数据半字节可以在存储器模块的输出中的第一位置。从备用存储器选择的数据半字节可以在存储器模块的输出中的第二位置。
[0037]指令610可以将选择控制信号通知给存储器模块上的系统控制器。在一些实施方式中，指令610可以将选择控制信号写入系统控制器内的内部寄存器中。系统控制器可以可通信地耦接于具有数据选择器的数据缓冲器。
[0038]图7为包括以用于拷贝和校正存储在存储器模块上