锁存比较器电路和方法
【专利说明】锁存比较器电路和方法
[0001]相关申请的交叉引用
[0002]本申请要求于2013年10月29日提交的美国非临时申请N0.14/065,854的优先权，其内容出于所有目的而通过引用全文结合于此。
技术领域
[0003]本公开涉及电子系统和方法，尤其涉及锁存电路和方法。
【背景技术】
[0004]锁存器是一种通常具有两种稳定状态并且能够被用来捕获和存储信息的电路。锁存信息可以以各种方式实现。一种示例的锁存电路是接收数字信号并且被配置为具有双稳态输出的逻辑电路，其中该输出分解成两种稳定状态之一。通常被用作锁存器的示例逻辑电路包括逆变器、SR锁存器、JK锁存器和D锁存器(有时被称作“触发电路(Flip Flop)” )。
[0005]比较器电路有时使用锁存电路来捕获比较运算的结果。比较器的性能能够变得高度依赖于比较电路之后的锁存器电路的性能。例如，在高速模数转换器(“ADC” )(例如，SAR、flash型ADC)中，该ADC的整体转换时间可以取决于该比较器的速度，该比较器的速度则取决于锁存器对最终输出进行分解的能力。进而，锁存器的延时能够取决于供电电压的变化。例如，在低供电电压，互补锁存器的延时例如由于偏置电流在低供电电压处的减小而有所增加。锁存器还必须随操作期间的供电电压变化而处于稳定。因此，随着供电电压减小，需要找到随着供电电压的变化性能良好的、用于执行锁存功能的更快的电路。
【发明内容】
[0006]本公开包括锁存电路和方法。在一个实施例中，本公开包括一种电路，该电路包括:具有控制端子、第一端子和第二端子的第一晶体管;具有控制端子、第一端子和第二端子的第二晶体管，其中第一晶体管的第一端子耦合至第二晶体管的第一端子;第一逆变器和第二逆变器，其中第一逆变器的输出耦合至第二逆变器的输入并且第二逆变器的输出耦合至第一逆变器的输入，其中第一逆变器的偏置端子耦合至第一晶体管的第二端子并且第二晶体管的偏置端子耦合至第二晶体管的第二端子。第一逆变器包括:具有控制端子、第一端子和第二端子的第三晶体管，具有控制端子、第一端子和第二端子的第四晶体管，以及耦合在该第三晶体管的控制端子与第四晶体管的控制端子之间的第一电容器。第二逆变器包括:具有控制端子、第一端子和第二端子的第五晶体管，具有控制端子、第一端子和第二端子的第六晶体管，以及耦合在第五晶体管的控制端子与第六晶体管的控制端子之间的第二电容器。
[0007]在一个实施例中，当第一逆变器和第二逆变器被禁用时，第三晶体管的控制端子上的电压小于第四晶体管的控制端子上的电压、并且第五晶体管的控制端子上的电压小于第六晶体管的控制端子上的电压。
[0008]在一个实施例中，当第一逆变器和第二逆变器被禁用时，第三、第四、第五和第六晶体管的第一端子和第二端子以及第四晶体管和第六晶体管的控制端子耦合至基准电压，并且第三晶体管和第五晶体管的控制端子耦合至低于该基准电压的电压。
[0009]在一个实施例中，当第一逆变器和第二逆变器被禁用时，第三晶体管和第五晶体管的控制端子耦合至低于供电电压的MOS晶体管阈值电压。
[0010]在一个实施例中，该电路进一步包括耦合至第三晶体管的控制端子和第五晶体管的控制端子的预充电电路。
[0011]在一个实施例中，预充电电路包括:具有耦合至第三晶体管的控制端子的第一端子以及第二端子的第七晶体管，和具有耦合至第五晶体管的控制端子的第一端子的第八晶体管。
[0012]在一个实施例中，第七晶体管的第二端子和第八晶体管的第二端子耦合至基准生成器。
[0013]在一个实施例中，基准生成器包括具有与第七晶体管的第二端子和第八晶体管的第二端子耦合的控制端子的第九晶体管，并且其中第九晶体管进一步包括耦合至基准电压的第一端子以及耦合至第九晶体管的控制端子和负载的第二端子。
[0014]在一个实施例中，预充电电路包括:具有耦合至第三晶体管的控制端子的第一端子和耦合至基准生成器的第二端子的第一电阻器，以及具有耦合至第五晶体管的控制端子的第一端子和耦合至基准生成器的第二端子的第二电阻器。
[0015]在一个实施例中，基准生成器包括具有与第一电阻器的第二端子和第二电阻器的第二端子耦合的控制端子的第九晶体管，并且其中第九晶体管进一步包括耦合至基准电压的第一端子以及耦合至第九晶体管的控制端子和负载的第二端子。
[0016]在另一个实施例中，以下所描述的技术包括一种方法。在一个实施例中，该方法包括:在第一晶体管的控制端子上接收第一输入电压，该第一晶体管具有第一端子和第二端子;在第二晶体管的控制端子上接收第二输入电压，该第二晶体管具有第一端子和第二端子，其中第二晶体管的第一端子耦合至第一晶体管的第一端子并且有选择地耦合至第一基准电压;将来自第一晶体管的第二端子的差分信号的第一分量耦合至第一逆变器的偏置端子;将来自第二晶体管的第二端子的差分信号的第二分量耦合至第二逆变器的偏置端子，其中第一逆变器的输出耦合至第二逆变器的输入并且第二逆变器的输出耦合至第一逆变器的输入;将来自该第二逆变器的输出的输出信号耦合至第四晶体管的控制端子以及处于该第一逆变器的输入处的第一电容器的第一端子，并且将输出信号通过第一电容器耦合至第三晶体管的控制端子；以及将来自第一逆变器的输出的输出信号耦合至第六晶体管的控制端子以及处于第二逆变器的输入处的第二电容器的第一端子，并且将该输出信号通过第二电容器耦合至第五晶体管的控制端子。
[0017]在一个实施例中，该方法进一步包括对第三晶体管的控制端子和第五晶体管的控制端子进行预充电。
[0018]在一个实施例中，该预充电包括有选择地通过具有耦合至第三晶体管的控制端子的第一端子的第七晶体管和具有耦合至第五晶体管的控制端子的第一端子的第八晶体管而耦合第二基准电压。
[0019]在一个实施例中，该方法进一步包括在第九晶体管中生成第二基准电压，该第九晶体管具有耦合至第三基准电压的第一端子以及耦合至第九晶体管的控制端子和负载的Λ-Λ- _-上山弟一栖子。
[0020]在一个实施例中，预充电包括通过具有耦合至第三晶体管的控制端子的第一端子的第一电阻器和具有耦合至第五晶体管的控制端子的第一端子的第二电阻器而耦合第二基准电压。
[0021]在一个实施例中，该方法进一步包括在第九晶体管中生成第二基准电压，该第九晶体管具有耦合至第三基准电压的第一端子以及耦合至第九晶体管的控制端子和负载的
Λ-Λ- _-上山弟一栖子。
[0022]在一个实施例中，当第一逆变器和第二逆变器被禁用时，第三晶体管的控制端子上的电压小于第四晶体管的控制端子上的电压、并且第五晶体管的控制端子上的电压小于第六晶体管的控制端子上的电压。
[0023]在一个实施例中，当该第一逆变器和第二逆变器被禁用时，第三、第四、第五和第六晶体管的第一端子和第二端子以及第四晶体管和第六晶体管的控制端子耦合至基准电压，并且第三晶体管和第五晶体管的控制端子耦合至低于该基准电压的电压。
[0024]在一个实施例中，当第一逆变器和第二逆变器被禁用时，第三晶体管和第五晶体管的控制端子耦合至低于供电电压的MOS晶体管阈值电压。
[0025]在另一个实施例中，本公开包括一种电路，该电路包括用于接收第一电压和第二电压并且产生差分信号的器件;第一逻辑电路，包括串行配置的第一晶体管配对，在第一晶体管配对的控制端子之间配置有第一电容器，其中第一逆变器的偏置端子接收该差分信号的第一分量；以及第二逻辑电路，包括串行配置的第二晶体管配对，在第二晶体管配对的控制端子之间配置有第二电容器，其中第二逆变器的偏置端子接收该差分信号的第二分量，其中第一逻辑电路的输出耦合至第二逻辑电路的输入，并且第二逻辑电路的输出耦合至第一逻辑电路的输入以产生双稳态输出。
[0026]以下详细描述和附图提供了对本公开的属性和优势的更好理解。
【附图说明】
[0027]图1图示了根据一个实施例的示例电路。
[0028]图2图不了根据另一个实施例的不例实现方式。
[0029]图3图不了根据一个实施例的预充电电路的一个不例。
[°03°]图4图不了根据另一个实施例的预充电电路的另一个不例。
【具体实施方式】
[0031]本公开涉及锁存电路和锁存比较器。在以下描述中，出于解释的目的阐述了很多示例和具体细节以便提供对本公开的全面理解。然而，对于本领域技术人员而言，如权利要求中所限定的本公开内容显然将可以包括单独或者与以下所描述的其它特征相结合地包括这些示例中的一些或全部特征、并且可以进一步包括这里所描述的特征和概念的修改和等同形式。
[0032]图1图示了根据一个实施例的示例锁存比较器电路。锁存比较器电路100包括差分电路101以及被配置为提供双稳态输出的一对交