Vin更快地传播至输出。
[0048]图4图示了根据另一个实施例的预充电电路的另一个示例。在该示例中，锁存比较器电路400包括预充电电路，该预充电电路包括电阻器(Rl)260和电阻器(R2)261。基准电压Vref通过电阻器260和261而耦合至PMOS晶体管204和206的栅极端子，以利用低于供电电压Vs的PMOS阈值电压来使得PMOS晶体管204和206的栅极端子发生偏置。由此，在禁用状态中，电压Vref被存储在电容器Cl和C2上。当锁存比较器电路400被启用时，电阻器260和261提供与Vref的隔离，从而使得晶体管204和206在锁存器的逆变器响应于输入电压Vip和Vin而分解为稳态输出之一时保持它们的偏置。
[0049]以上描述连同特定实施例的多个方面可以如何实施的示例对本公开的各个实施例进行了阐述。以上示例并不应当被认为仅是实施例，而是被给出以对如以下权利要求所限定的特定实施例的灵活性和优势进行阐述。基于以上公开和以下权利要求，可以采用其它部署形式、实施例、实施方式和等同形式而并不背离如权利要求所限定的本公开的范围。
【主权项】
1.一种电路，包括: 具有控制端子、第一端子和第二端子的第一晶体管； 具有控制端子、第一端子和第二端子的第二晶体管，其中所述第一晶体管的所述第一端子耦合至所述第二晶体管的所述第一端子； 第一逆变器和第二逆变器，其中所述第一逆变器的输出耦合至所述第二逆变器的输入并且所述第二逆变器的输出耦合至所述第一逆变器的输入，其中所述第一逆变器的偏置端子耦合至所述第一晶体管的所述第二端子并且所述第二晶体管的偏置端子耦合至所述第二晶体管的所述第二端子， 所述第一逆变器包括: 具有控制端子、第一端子和第二端子的第三晶体管； 具有控制端子、第一端子和第二端子的第四晶体管;和 耦合在所述第三晶体管的所述控制端子与所述第四晶体管的所述控制端子之间的第一电容器;并且 所述第二逆变器包括: 具有控制端子、第一端子和第二端子的第五晶体管； 具有控制端子、第一端子和第二端子的第六晶体管;和 耦合在所述第五晶体管的所述控制端子与所述第六晶体管的所述控制端子之间的第二电容器。2.根据权利要求1所述的电路，其中当所述第一逆变器和所述第二逆变器被禁用时，所述第三晶体管的所述控制端子上的电压小于所述第四晶体管的所述控制端子上的电压、并且所述第五晶体管的所述控制端子上的电压小于所述第六晶体管的所述控制端子上的电压。3.根据权利要求1所述的电路，其中当所述第一逆变器和所述第二逆变器被禁用时，所述第三、第四、第五和第六晶体管的所述第一端子和所述第二端子以及所述第四晶体管和所述第六晶体管的所述控制端子耦合至基准电压，并且所述第三晶体管和所述第五晶体管的所述控制端子耦合至低于所述基准电压的电压。4.根据权利要求1所述的电路，其中当所述第一逆变器和所述第二逆变器被禁用时，所述第三晶体管和所述第五晶体管的所述控制端子耦合至低于供电电压的MOS晶体管阈值电压。5.根据权利要求1所述的电路，进一步包括耦合至所述第三晶体管的所述控制端子和所述第五晶体管的所述控制端子的预充电电路。6.根据权利要求5所述的电路，其中所述预充电电路包括:具有耦合至所述第三晶体管的所述控制端子的第一端子以及第二端子的第七晶体管，和具有耦合至所述第五晶体管的所述控制端子的第一端子的第八晶体管。7.根据权利要求6所述的电路，其中所述第七晶体管的所述第二端子和所述第八晶体管的第二端子耦合至基准生成器。8.根据权利要求7所述的电路，其中所述基准生成器包括具有与所述第七晶体管的所述第二端子和所述第八晶体管的所述第二端子耦合的控制端子的第九晶体管，并且其中所述第九晶体管进一步包括耦合至基准电压的第一端子以及耦合至所述第九晶体管的所述控制端子和负载的第二端子。9.根据权利要求5所述的电路，其中所述预充电电路包括:具有耦合至所述第三晶体管的所述控制端子的第一端子和耦合至基准生成器的第二端子的第一电阻器，以及具有耦合至所述第五晶体管的所述控制端子的第一端子和耦合至所述基准生成器的第二端子的第二电阻器。10.根据权利要求9所述的电路，其中所述基准生成器包括具有与所述第一电阻器的所述第二端子和所述第二电阻器的所述第二端子耦合的控制端子的第九晶体管，并且其中所述第九晶体管进一步包括耦合至基准电压的第一端子以及耦合至所述第九晶体管的所述控制端子和负载的第二端子。11.一种方法，包括: 在第一晶体管的控制端子上接收第一输入电压，所述第一晶体管具有第一端子和第二端子； 在第二晶体管的控制端子上接收第二输入电压，所述第二晶体管具有第一端子和第二端子，其中所述第二晶体管的所述第一端子耦合至所述第一晶体管的所述第一端子并且有选择地耦合至第一基准电压； 将来自所述第一晶体管的所述第二端子的差分信号的第一分量耦合至第一逆变器的偏置端子； 将来自所述第二晶体管的所述第二端子的差分信号的第二分量耦合至第二逆变器的偏置端子，其中所述第一逆变器的输出耦合至所述第二逆变器的输入并且所述第二逆变器的输出耦合至所述第一逆变器的输入； 将来自所述第二逆变器的所述输出的输出信号耦合至第四晶体管的控制端子以及处于所述第一逆变器的所述输入处的第一电容器的第一端子，并且将所述输出信号通过所述第一电容器耦合至第三晶体管的控制端子;以及 将来自所述第一逆变器的所述输出的输出信号耦合至第六晶体管的控制端子以及处于所述第二逆变器的所述输入处的第二电容器的第一端子，并且将所述输出信号通过所述第二电容器耦合至第五晶体管的控制端子。12.根据权利要求11所述的方法，进一步包括对所述第三晶体管的所述控制端子和所述第五晶体管的所述控制端子进行预充电。13.根据权利要求12所述的方法，其中所述预充电包括有选择地通过具有耦合至所述第三晶体管的所述控制端子的第一端子的第七晶体管和具有耦合至所述第五晶体管的所述控制端子的第一端子的第八晶体管而耦合第二基准电压。14.根据权利要求13所述的方法，进一步包括:在第九晶体管中生成所述第二基准电压，所述第九晶体管具有耦合至第三基准电压的第一端子以及耦合至所述第九晶体管的所述控制端子和负载的第二端子。15.根据权利要求12所述的方法，其中预充电包括通过具有耦合至所述第三晶体管的所述控制端子的第一端子的第一电阻器和具有耦合至所述第五晶体管的所述控制端子的第一端子的第二电阻器而耦合第二基准电压。16.根据权利要求15所述的方法，进一步包括:在第九晶体管中生成所述第二基准电压，所述第九晶体管具有耦合至第三基准电压的第一端子以及耦合至所述第九晶体管的所述控制端子和负载的第二端子。17.根据权利要求11所述的方法，其中当所述第一逆变器和所述第二逆变器被禁用时，所述第三晶体管的所述控制端子上的电压小于所述第四晶体管的所述控制端子上的电压、并且所述第五晶体管的所述控制端子上的电压小于所述第六晶体管的所述控制端子上的电压。18.根据权利要求11所述的方法，其中当所述第一逆变器和所述第二逆变器被禁用时，所述第三、第四、第五和第六晶体管的所述第一端子和所述第二端子以及所述第四晶体管和所述第六晶体管的所述控制端子耦合至基准电压，并且所述第三晶体管和所述第五晶体管的所述控制端子耦合至低于所述基准电压的电压。19.根据权利要求11所述的方法，其中当所述第一逆变器和所述第二逆变器被禁用时，所述第三晶体管和所述第五晶体管的所述控制端子耦合至低于供电电压的MOS晶体管阈值电压。20.—种电路，包括: 用于接收第一电压和第二电压并且产生差分信号的器件； 第一逻辑电路，包括串行配置的第一晶体管配对，在所述第一晶体管配对的控制端子之间配置有第一电容器，其中第一逆变器的偏置端子接收所述差分信号的第一分量;以及 第二逻辑电路，包括串行配置的第二晶体管配对，在所述第二晶体管配对的控制端子之间配置有第二电容器，其中第二逆变器的偏置端子接收所述差分信号的第二分量， 其中所述第一逻辑电路的输出耦合至所述第二逻辑电路的输入，并且所述第二逻辑电路的输出親合至所述第一逻辑电路的输入以产生双稳态输出。
【专利摘要】本公开包括用于对信号进行锁存的电路和方法。在一个实施例中，两个逆变器(204、205与206、207)被配置为对信号进行背靠背锁存。每个逆变器包括被配置在逆变器晶体管的控制端子之间的电容器(C1、C2)。在一个实施例中，该电路是比较器的一部分。第一和第二电压(Vip、Vin)在差分晶体管(201、202)的控制端子上被接收，并且差分输出信号(Out1、Out2)被耦合至两个背靠背逆变器。在一个实施例中，电路被禁用(锁存信号为0)并且逆变器中的晶体管(204、206)的控制端子上的电压被设置为低于诸如电源(Vs)的基准值(Vref)以便提高该电路的速度。
【IPC分类】H03K3/012, H03K3/356
【公开号】CN105684310
【申请号】
【发明人】O·拉杰, D·J·阿拉迪
【申请人】高通股份有限公司
【公开日】2016年6月15日
【申请日】2014年10月29日