一种自动识别棋局的电子棋盘的制作方法

本实用新型属于计算机网络技术领域，具体涉及一种自动识别棋局的电子棋盘。

背景技术：

计算机人工智能及网络技术发展迅速，人们的棋类游戏方式也随之发生改变，可以运用计算机玩棋类游戏。但长时间注视电子显示屏幕会使人产生视觉疲劳，影响视力，也影响水平发挥。基于以上情况，本实用新型提出了一种自动识别棋局的电子棋盘。

技术实现要素：

本实用新型的目的是为了解决棋局自动识别的问题，提出了一种自动识别棋局的电子棋盘。

本实用新型的技术方案是：一种自动识别棋局的电子棋盘包括装饰膜、电路板、谐振线圈和彩色发光管；装饰膜设置于棋盘表面；电路板设置于装饰膜的下端；彩色发光管设置于电路板的中间；谐振线圈设置于电路板的下端；谐振线圈和彩色发光管均与电路板电性连接。

本实用新型的有益效果是：在本实用新型的电子棋盘完全保留传统棋盘和棋子的实物外观，通过给棋盘增加相应的应答电路，完成棋局自动识别、起落子检测和指示，具有一定对局能力，也可连接智能设备，提升了对局水平，使棋手充分享受现代科技的便利，体会传统游戏魅力。

进一步地，装饰膜为半透明装饰膜。

上述进一步方案的有益效果是：半透明状的装饰膜可透出彩色发光管的彩色光亮，标示棋子的摆位及移动。

进一步地，彩色发光管采用4脚全彩色发光二极管，其型号为f5-rgb，直径为5mm。

上述进一步方案的有益效果是：彩色发光管工作稳定，能准确清晰地显示棋盘上棋子的状态。

进一步地，电路板包括棋盘主控电路、落子检测指示控制电路、落子检测指示电路和棋子电路；落子检测指示控制电路、落子检测指示电路和棋子电路均与棋盘主控电路通信连接。

上述进一步方案的有益效果是：电路板的各个电路共同工作可及时准确的识别棋局，并完成棋子检测和指示。

进一步地，棋盘主控电路包括处理器子电路、充电子电路、usb子电路、dc电源转换子电路、端口子电路、显示子电路、存储子电路、按键子电路和无线蓝牙子电路；

充电子电路包括电阻r1、电阻r2、接地电容c1、电容c2、开关s1、充电锂电池插座bt1、红绿双发光二极管d1和型号为tp4056的芯片u1；二极管d1包括r型二极管和g型二极管，r型二极管的负极作为二极管d1的第1引脚，g型二极管的负极作为二极管d1的第3引脚，r型二极管的正极和g型二极管的正极连接，其连接点作为二极管d1的第2引脚；芯片u1的vcc引脚分别与接地电容c1的正极、电阻r1的一端和二极管d1的第2引脚连接,其连接点作为充电子电路的vin引脚；芯片u1的ce引脚和电阻r1的另一端连接；芯片u1的/chg引脚和二极管d1的第1引脚连接；芯片u1的/std引脚和二极管d1的第3引脚连接；芯片u1的bat引脚分别与电容c2的正极、插座bt1的正极和开关s1的不动端连接，其连接点还与处理器子电路连接；芯片u1的prog引脚和电阻r2的一端连接；芯片u1的gnd引脚接地，且分别与电阻r2的另一端、电容c2的负极和插座bt1的负极连接；接地电容c1的负极接地；

dc电源转换子电路包括电感l1、电感l2、电阻r4、接地电阻r5、接地电阻r8、电阻r9、接地电阻r10、接地电容c5、电容c6、接地电容c7、接地电容c8、电容c9、接地电容c10、型号为tps61251的dc/dc转换芯片u5和型号为tps62200dbv的dc/dc转换芯片u6；芯片u5的sw引脚和电感l2的一端连接；芯片u5的vin引脚与其en引脚、接地电容c8的正极和电感l2的另一端连接，其连接点还与充电子电路的开关s1的动端连接；接地电容c8的负极和芯片u5的gnd引脚均接地；芯片u5的ilim引脚和接地电阻r8连接；芯片u5的vout引脚与电阻r9的一端、电容c9的一端和接地电容c10的正极连接，其连接点作为dc电源转换子电路的v5v引脚；芯片u5的fb引脚分别与电容c9的另一端、电阻r9的另一端和接地电阻r10连接；芯片u6的vin引脚、/shdn引脚和接地电容c5的正极均与充电子电路的开关s1的动端连接；接地电容c5的负极和芯片u6的gnd引脚均接地；芯片u6的sw引脚和电感l1的一端连接；电感l1的另一端与电容c6的一端、电阻r4的一端和接地电容c7的正极连接，其连接点作为dc电源转换子电路的v3v引脚；芯片u6的fb引脚分别与电容c6的另一端、电阻r4的另一端和接地电阻r5连接；接地电容c7的负极接地；

处理器子电路包括电阻r3、接地电阻r6、接地电容c3、接地电容c12、接地电容c13、接地电容c14、接地电容c15、接地电容c16、接地电容c17、接地电容c18、晶振y1、串行调试的芯片u7和型号为stm32l476rg的处理器芯片u2；芯片u7的rst引脚分别与接地电容c3、电阻r3的一端和芯片u2的nrst引脚连接；芯片u7的vcc引脚和电阻r3的另一端均与dc电源转换子电路的v3v引脚连接；芯片u7的jtms引脚和芯片u2的pa13引脚连接；芯片u7的jtck引脚和芯片u2的pa14引脚连接；芯片u7的gnd引脚接地；芯片u2的pc14引脚分别与接地电容c12和晶振y1的一端连接；芯片u2的pc15引脚分别与接地电容c13和晶振y1的另一端连接；芯片u2的boot0引脚和接地电阻r6连接；芯片u2的vdda引脚分别与其vusb引脚和vdd引脚连接，其连接点作为处理器子电路的vcc引脚；接地电容c14-c18均与芯片u2的vcc引脚连接；芯片u2的vss引脚接地；

usb子电路包括型号为usb-ab的usb接口座u4；接口座u4的shield引脚和gnd引脚均接地；接口座u4的d+引脚和芯片u2的pa12引脚连接；接口座u4的d-引脚和芯片u2的pa11引脚连接；接口座u4的vcc引脚和充电子电路的vin引脚连接；

端口子电路包括端口j1-j6、接地电容c11和接地电容c19-c23；端口j1-j6的第1引脚均与dc电源转换子电路的v5v引脚连接；端口j1的第2引脚和第3引脚分别与芯片u2的pc2引脚和pc3引脚连接；端口j2的第2引脚和第3引脚分别与芯片u2的pc4引脚和pc5引脚连接；端口j3的第2引脚和第3引脚分别与芯片u2的pc6引脚和pc7引脚连接；端口j4的第2引脚和第3引脚分别与芯片u2的pc8引脚和pc9引脚连接；端口j5的第2引脚和第3引脚分别与芯片u2的pc0引脚和pc1引脚连接；端口j6的第2引脚和第3引脚分别与芯片u2的pc10引脚和pc11引脚连接；端口j1-j6的第4引脚均接地；接地电容c11和接地电容c19-c23均与dc电源转换子电路的v5v引脚连接；

显示子电路包括接地电容c4和型号为jlx200-017的显示芯片u3；芯片u3的leda引脚、vdd引脚和接地电容c4均与dc电源转换子电路的v3v引脚连接；芯片u3的a0引脚和芯片u2的pb9引脚连接；芯片u3的rst引脚和芯片u2的pd2引脚连接；芯片u3的cs引脚和芯片u2的pb8引脚连接；芯片u3的d0-d7引脚分别与芯片u2的pb0-pb7引脚一一对应连接；芯片u3的rd引脚和芯片u2的pb10引脚连接；芯片u3的wr引脚和芯片u2的pb11引脚连接；

存储子电路包括接地电容c24和型号为w25q128的存储芯片u9；芯片u9的cs引脚和芯片u2的pa4引脚连接；芯片u9的so引脚和芯片u2的pa6引脚连接；芯片u9的wp引脚和处理器子电路的vcc引脚连接；芯片u9的gnd引脚接地；芯片u9的vcc引脚、hold/rst引脚和接地电容c24均与dc电源转换子电路的v3v引脚连接；芯片u9的clk引脚和芯片u2的pa5引脚连接；芯片u9的si引脚和芯片u2的pa7引脚连接；

按键子电路包括接地按键k1-k4、电阻r7、电阻r11-r13；电阻r7的一端和电阻r11-r13的一端均与处理器子电路的vcc引脚连接；电阻r7的另一端分别与接地按键k1和芯片u2的pb12引脚连接；电阻r11的另一端分别与接地按键k2和芯片u2的pb13引脚连接；电阻r12的另一端分别与接地按键k3和芯片u2的pb14引脚连接；电阻r13的另一端分别与接地按键k4和芯片u2的pb15引脚连接；

无线蓝牙子电路包括接地电容c25和型号为atk-hc05的蓝牙芯片u8；芯片u9的led引脚和芯片u2的pa8引脚连接；芯片u8的rxd引脚和芯片u2的pa9引脚连接；芯片u8的txd引脚和芯片u2的pa10引脚连接；芯片u8的gnd引脚接地；芯片u8的vcc引脚分别与接地电容c25和dc电源转换子电路的v3v引脚连接。

上述进一步方案的有益效果是：电子棋盘主控电路对整个棋盘的棋局进行分析处理，得出整个棋局的状态。

进一步地，落子检测指示控制电路包括处理器控制子电路、谐振线圈驱动子电路、落子检测子电路和落子指示驱动子电路；

处理器控制子电路包括电容c26、电容c27、端口j7和型号为stc8a4k32s2a12的单片机芯片u10；芯片u10的vref引脚分别与其avcc引脚、vcc引脚、端口j7的第1引脚、电容c26的正极和电容c27的一端连接，其连接点作为处理器控制子电路的vpp引脚；芯片u10的gnd引脚和agnd引脚连接；端口j7的第2引脚和芯片u10的rxd引脚连接；端口j7的第3引脚和芯片u10的txd引脚连接；端口j7的第4引脚和芯片u10的agnd引脚连接；电容c26的负极和电容c27的另一端均与芯片u10的agnd引脚连接；

谐振线圈驱动子电路包括电感l3、电阻r14、电容c28-c34、端口j8-j12、型号为74hc125的缓冲芯片u11-u14和型号为74hc240的缓冲芯片u15-u16；芯片u11的第1引脚和芯片u10的adc11引脚连接；芯片u11的第3脚和电容c28的一端连接；芯片u12的第4引脚和芯片u10的adc10引脚连接；芯片u12的第6引脚和电容c29的一端连接；芯片u13的第10引脚和芯片u10的adc9引脚连接；芯片u13的第8引脚和电容c30的一端连接；芯片u14的第13引脚和芯片u10的adc8引脚连接；芯片u14的第11引脚和电容c31的一端连接；芯片u11的第2引脚、芯片u12的第5引脚、芯片u13的第9引脚和芯片u14的第12引脚均与芯片u10的pwm7引脚连接；电容c28-c31的另一端分别与端口j8的第1-4引脚一一对应连接；芯片u15的1y1-1y4引脚分别与端口j9的第1-4引脚一一对应连接，其2y1-2y4引脚分别与端口j10的第4-1引脚一一对应连接；芯片u16的1y1-1y4引脚分别与端口j11的第4-1引脚一一对应连接，其2y1-2y4引脚分别与端口j12的第1-4引脚一一对应连接；芯片u15的1a1-1a4引脚、2a1-2a4引脚和芯片u16的1a1-1a4引脚、2a1-2a4引脚均与芯片u10的pwm6引脚连接；芯片u15的1g引脚和2g引脚分别与芯片u10的adc12引脚和adc13引脚一一对应连接；芯片u16的1g引脚和2g引脚分别与芯片u10的adc14引脚和p07引脚一一对应连接；电感l3的一端和电容c33的正极均与处理器控制子电路的vpp引脚连接；电感l3的另一端和电容c34的正极均与芯片u10的vcc引脚连接；电阻r14的一端、电容c33的负极和电容c32的一端均与芯片u10的vnn引脚连接；电阻r14的另一端、电容c34的负极和电容c32的另一端均接地；

落子指示驱动子电路包括pnp三极管q1-q4、端口j13-j14、电阻r18-r29和电阻r40-r47；三极管q1的基极分别与电阻r40的一端和电阻r44的一端连接；三极管q2的基极分别与电阻r41的一端和电阻r45的一端连接；三极管q3的基极分别与电阻r42的一端和电阻r46的一端连接；三极管q4的基极分别与电阻r43的一端和电阻r47的一端连接；三极管q1-q4的发射极和电阻r40-r44的另一端均与处理器控制子电路的vpp引脚连接；电阻r44的另一端和芯片u10的t0引脚连接；电阻r45的另一端和芯片u10的t1引脚连接；电阻r46的另一端和芯片u10的int2引脚连接；电阻r47的另一端和芯片u10的int3引脚连接；三极管q4-q1的集电极分别与端口j13的第1-4一一对应引脚连接；端口j14的第1-12引脚分别与电阻r18-r29的一端一一对应连接；电阻r18-r23的另一端分别与芯片u10的p10-p15引脚一一对应连接；电阻r24-r29的另一端分别与芯片u10的p20-p25引脚一一对应连接；

落子检测子电路包括npn三极管q5、电阻r15-r17、接地电阻r32、电阻r30-r39、电容c35-c44、二极管d2、稳压二极管d3、稳压二极管d4、型号为lmv324的运算放大器芯片u17、型号为ne555的集成芯片u18-u19和型号为lmv324的运算放大器芯片u20-u22；芯片u17的输出端分别与其反相输入端和电阻r17的一端连接；电阻r17的另一端和电容c36的一端连接，其连接点作为落子检测子电路的vbase引脚；电容c36的另一端和芯片u10的agnd引脚连接；芯片u17的正电源端分别与芯片u10的agnd引脚、电容c35的一端和电阻r16的一端连接；芯片u17的同相输入端分别与电阻r16的另一端、电容c35的另一端和电阻r15的一端连接；芯片u17的负电源端分别与电阻r15的另一端和处理器控制子电路的vpp引脚连接；芯片u18的q引脚和芯片u10的inti引脚连接；芯片u18的cv引脚和电容c37的一端连接；芯片u18的thr引脚、trig引脚、dis引脚、电阻r30的一端和三极管q5的集电极均与电容c38的一端连接；芯片u18的vcc引脚、r引脚和电阻r30的另一端均与处理器控制子电路的vpp引脚连接；芯片u18的gnd引脚、电容c37的另一端、电容c38的另一端和三极管q5的发射极均与芯片u10的agnd引脚连接；三极管q5的基极与电阻r31的一端连接；电阻r31的另一端与二极管d2的负极和电容c39的一端连接；芯片u19的q引脚和电容c39的另一端连接；芯片u19的vcc引脚和r引脚均与处理器控制子电路的vpp引脚连接；芯片u19的cv引脚和电容c40的一端连接；二极管d2的正极、电容c40的另一端和芯片u19的gnd引脚均与芯片u10的agnd引脚连接；芯片u19的thr引脚、trig引脚、稳压二极管d3的正极、稳压二极管d4的负极、电阻r39的一端均与芯片u22的输出端连接；芯片u20的反相输入端与电容c42的一端和电阻r34的一端连接；电容c42的另一端分别与接地电阻r32、电阻r33的一端和电容c41的一端连接；芯片u20的同相输入端和电阻r33的另一端均与处理器控制子电路的vbase引脚连接；芯片u20的输出端分别与电阻r34的另一端、电容c41的另一端和电阻r35的一端连接；芯片u21的反相输入端与电容c44的一端和电阻r37的一端连接；电容c44的另一端分别与电阻r35的另一端、电容c43的一端和电阻r36的一端连接；芯片u21的同相输入端和电阻r36的另一端均与处理器控制子电路的vbase引脚连接；电容c43的另一端、电阻r37的另一端和芯片u21的输出端均与电阻r38的一端连接；芯片u22的反相输入端分别与电阻r38的另一端、电阻r39的另一端、稳压二极管d3的负极和稳压二极管d4的正极连接；芯片u22的同相输入端和处理器控制子电路的vbase引脚连接。

上述进一步方案的有益效果是：落子检测指示控制电路连接电子棋盘主控电路，完成谐振信号产生和分配、落子检测判读及状态显示的任务。

进一步地，落子检测指示电路包括端口j15-j21和集成晶体管芯片u23-u38；芯片u23-u38内部均包括电容、电感、r型二极管、g型二极管和b型二极管，其中，电容的一端和电感的一端连接，其连接点作为第1引脚；电容的另一端和电感的另一端连接，其连接点作为第3引脚；r型二极管的正极、g型二极管的正极和b型二极管的正极连接，其连接点作为第2引脚；r型二极管的负极作为第4引脚；g型二极管的负极作为第5引脚；b型二极管的负极作为第6引脚；芯片u23-u38内部的电容和电感组成谐振线圈，其r型二极管、g型二极管和b型二极管组成彩色发光管；端口j15的第1引脚分别与芯片u23-u26的第1引脚连接；端口j15的第2引脚分别与芯片u27-u30的第1引脚连接；端口j15的第3引脚分别与芯片u31-u34的第1引脚连接；端口j15的第4引脚分别与芯片u35-u38的第1引脚连接；端口j16的第1引脚分别与芯片u26的第2引脚、芯片u30的第2引脚、芯片u34的第2引脚和芯片u38的第2引脚连接；端口j16的第2引脚分别与芯片u25的第2引脚、芯片u29的第2引脚、芯片u33的第2引脚和芯片u37的第2引脚连接；端口j16的第3引脚分别与芯片u24的第2引脚、芯片u28的第2引脚、芯片u32的第2引脚和芯片u36的第2引脚连接；端口j16的第4引脚分别与芯片u23的第2引脚、芯片u27的第2引脚、芯片u31的第2引脚和芯片u35的第2引脚连接；端口j17的第1引脚分别与芯片u23-u26的第6引脚连接；端口j17的第2引脚分别与芯片u23-u26的第5引脚连接；端口j17的第3引脚分别与芯片u23-u26的第4引脚连接；端口j17的第4引脚分别与芯片u27-u30的第6引脚连接；端口j17的第5引脚分别与芯片u27-u30的第5引脚连接；端口j17的第6引脚分别与芯片u27-u30的第4引脚连接；端口j17的第7引脚分别与芯片u31-u34的第6引脚连接；端口j17的第8引脚分别与芯片u31-u34的第5引脚连接；端口j17的第9引脚分别与芯片u31-u34的第4引脚连接；端口j17的第10引脚分别与芯片u35-u38的第6引脚连接；端口j17的第11引脚分别与芯片u35-u38的第5引脚连接；端口j17的第12引脚分别与芯片u35-u38的第4引脚连接；端口j18的第1-4引脚分别与芯片u23的第3引脚、芯片u27的第3引脚、芯片u31的第3引脚和芯片u35的第3引脚一一对应连接；端口j19第1-4引脚分别与芯片u36的第3引脚、芯片u32的第3引脚、芯片u28的第3引脚和芯片u24的第3引脚一一对应连接；端口j20的第1-4引脚分别与芯片u37的第3引脚、芯片u33的第3引脚、芯片u29的第3引脚和芯片u25的第3引脚一一对应连接；端口j21的第1-4引脚分别与芯片u26的第3引脚、芯片u30的第3引脚、芯片u34的第3引脚和芯片u38的第3引脚一一对应连接。

上述进一步方案的有益效果是：落子检测指示电路可指示棋子摆位及移动。

进一步地，棋子电路包括接地电感l4、接地电阻r48、电阻r49、电阻r50、接地电容c45-c47、二极管d5、二极管d6、端口j15和型号为stc15f101w的芯片u39；芯片u39的vcc引脚分别与端口j15的第1引脚、二极管d6的负极和电容c46的正极连接；芯片u39的gnd引脚接地；芯片u39的p3.3引脚和电阻r50的一端连接；芯片u39的p3.2引脚和电阻r49的一端连接；芯片u39的p3.1引脚和端口j15的第3引脚连接；芯片u39的p3.0引脚和端口j15的第2引脚连接；二极管d6的正极与接地电容c45、接地电感l4和二极管d5的正极连接；二极管d5的负极与接地电容c47和接地电阻r48连接；电阻r49的另一端和电阻r50的另一端连接，其连接点还与接地电阻r48和接地电容c47的连接点连接。

上述进一步方案的有益效果是：棋子电路对每个棋子进行供电，使之能正常工作。

附图说明

图1为自动识别棋局的棋子结构示意图；

图2为棋盘主控电路的电路图；

图3为落子检测指示控制电路的电路图；

图4为落子检测指示电路的电路图；

图5为棋子电路的电路图；

图中，1、装饰膜；2、电路板；3、谐振线圈；4、彩色发光管。

具体实施方式

下面结合附图对本实用新型的实施例作进一步的说明。

如图1所示，本实用新型提供了一种自动识别棋局的电子棋盘包括装饰膜1、电路板2、谐振线圈3和彩色发光管4；装饰膜1设置于棋盘表面；电路板2设置于装饰膜1的下端；彩色发光管4设置于电路板2的中间；谐振线圈3设置于电路板的下端；谐振线圈3和彩色发光管4均与电路板2电性连接。

在本实用新型实施例中，如图1所示，装饰膜1为半透明装饰膜。在本实用新型中，半透明状的装饰膜可透出彩色发光管的彩色光亮，标示棋子的摆位及移动。

在本实用新型实施例中，如图1所示，彩色发光管采用4脚全彩色发光二极管，其型号为f5-rgb，直径为5mm。在本实用新型中，彩色发光管工作稳定，能准确清晰地显示棋盘上棋子的状态。

在本实用新型实施例中，如图1所示，电路板2包括棋盘主控电路、落子检测指示控制电路、落子检测指示电路和棋子电路；落子检测指示控制电路、落子检测指示电路和棋子电路均与棋盘主控电路通信连接。在本实用新型中，电路板的各个电路共同工作可及时准确的识别棋局，并完成棋子检测和指示。

在本实用新型实施例中，如图2所示，棋盘主控电路包括处理器子电路、充电子电路、usb子电路、dc电源转换子电路、端口子电路、显示子电路、存储子电路、按键子电路和无线蓝牙子电路；

充电子电路包括电阻r1、电阻r2、接地电容c1、电容c2、开关s1、充电锂电池插座bt1、红绿双发光二极管d1和型号为tp4056的芯片u1；二极管d1包括r型二极管和g型二极管，r型二极管的负极作为二极管d1的第1引脚，g型二极管的负极作为二极管d1的第3引脚，r型二极管的正极和g型二极管的正极连接，其连接点作为二极管d1的第2引脚；芯片u1的vcc引脚分别与接地电容c1的正极、电阻r1的一端和二极管d1的第2引脚连接,其连接点作为充电子电路的vin引脚；芯片u1的ce引脚和电阻r1的另一端连接；芯片u1的/chg引脚和二极管d1的第1引脚连接；芯片u1的/std引脚和二极管d1的第3引脚连接；芯片u1的bat引脚分别与电容c2的正极、插座bt1的正极和开关s1的不动端连接，其连接点还与处理器子电路连接；芯片u1的prog引脚和电阻r2的一端连接；芯片u1的gnd引脚接地，且分别与电阻r2的另一端、电容c2的负极和插座bt1的负极连接；接地电容c1的负极接地；

dc电源转换子电路包括电感l1、电感l2、电阻r4、接地电阻r5、接地电阻r8、电阻r9、接地电阻r10、接地电容c5、电容c6、接地电容c7、接地电容c8、电容c9、接地电容c10、型号为tps61251的dc/dc转换芯片u5和型号为tps62200dbv的dc/dc转换芯片u6；芯片u5的sw引脚和电感l2的一端连接；芯片u5的vin引脚与其en引脚、接地电容c8的正极和电感l2的另一端连接，其连接点还与充电子电路的开关s1的动端连接；接地电容c8的负极和芯片u5的gnd引脚均接地；芯片u5的ilim引脚和接地电阻r8连接；芯片u5的vout引脚与电阻r9的一端、电容c9的一端和接地电容c10的正极连接，其连接点作为dc电源转换子电路的v5v引脚；芯片u5的fb引脚分别与电容c9的另一端、电阻r9的另一端和接地电阻r10连接；芯片u6的vin引脚、/shdn引脚和接地电容c5的正极均与充电子电路的开关s1的动端连接；接地电容c5的负极和芯片u6的gnd引脚均接地；芯片u6的sw引脚和电感l1的一端连接；电感l1的另一端与电容c6的一端、电阻r4的一端和接地电容c7的正极连接，其连接点作为dc电源转换子电路的v3v引脚；芯片u6的fb引脚分别与电容c6的另一端、电阻r4的另一端和接地电阻r5连接；接地电容c7的负极接地；

处理器子电路包括电阻r3、接地电阻r6、接地电容c3、接地电容c12、接地电容c13、接地电容c14、接地电容c15、接地电容c16、接地电容c17、接地电容c18、晶振y1、串行调试的芯片u7和型号为stm32l476rg的处理器芯片u2；芯片u7的rst引脚分别与接地电容c3、电阻r3的一端和芯片u2的nrst引脚连接；芯片u7的vcc引脚和电阻r3的另一端均与dc电源转换子电路的v3v引脚连接；芯片u7的jtms引脚和芯片u2的pa13引脚连接；芯片u7的jtck引脚和芯片u2的pa14引脚连接；芯片u7的gnd引脚接地；芯片u2的pc14引脚分别与接地电容c12和晶振y1的一端连接；芯片u2的pc15引脚分别与接地电容c13和晶振y1的另一端连接；芯片u2的boot0引脚和接地电阻r6连接；芯片u2的vdda引脚分别与其vusb引脚和vdd引脚连接，其连接点作为处理器子电路的vcc引脚；接地电容c14-c18均与芯片u2的vcc引脚连接；芯片u2的vss引脚接地；

usb子电路包括型号为usb-ab的usb接口座u4；接口座u4的shield引脚和gnd引脚均接地；接口座u4的d+引脚和芯片u2的pa12引脚连接；接口座u4的d-引脚和芯片u2的pa11引脚连接；接口座u4的vcc引脚和充电子电路的vin引脚连接；

端口子电路包括端口j1-j6、接地电容c11和接地电容c19-c23；端口j1-j6的第1引脚均与dc电源转换子电路的v5v引脚连接；端口j1的第2引脚和第3引脚分别与芯片u2的pc2引脚和pc3引脚连接；端口j2的第2引脚和第3引脚分别与芯片u2的pc4引脚和pc5引脚连接；端口j3的第2引脚和第3引脚分别与芯片u2的pc6引脚和pc7引脚连接；端口j4的第2引脚和第3引脚分别与芯片u2的pc8引脚和pc9引脚连接；端口j5的第2引脚和第3引脚分别与芯片u2的pc0引脚和pc1引脚连接；端口j6的第2引脚和第3引脚分别与芯片u2的pc10引脚和pc11引脚连接；端口j1-j6的第4引脚均接地；接地电容c11和接地电容c19-c23均与dc电源转换子电路的v5v引脚连接；

显示子电路包括接地电容c4和型号为jlx200-017的显示芯片u3；芯片u3的leda引脚、vdd引脚和接地电容c4均与dc电源转换子电路的v3v引脚连接；芯片u3的a0引脚和芯片u2的pb9引脚连接；芯片u3的rst引脚和芯片u2的pd2引脚连接；芯片u3的cs引脚和芯片u2的pb8引脚连接；芯片u3的d0-d7引脚分别与芯片u2的pb0-pb7引脚一一对应连接；芯片u3的rd引脚和芯片u2的pb10引脚连接；芯片u3的wr引脚和芯片u2的pb11引脚连接；

存储子电路包括接地电容c24和型号为w25q128的存储芯片u9；芯片u9的cs引脚和芯片u2的pa4引脚连接；芯片u9的so引脚和芯片u2的pa6引脚连接；芯片u9的wp引脚和处理器子电路的vcc引脚连接；芯片u9的gnd引脚接地；芯片u9的vcc引脚、hold/rst引脚和接地电容c24均与dc电源转换子电路的v3v引脚连接；芯片u9的clk引脚和芯片u2的pa5引脚连接；芯片u9的si引脚和芯片u2的pa7引脚连接；

按键子电路包括接地按键k1-k4、电阻r7、电阻r11-r13；电阻r7的一端和电阻r11-r13的一端均与处理器子电路的vcc引脚连接；电阻r7的另一端分别与接地按键k1和芯片u2的pb12引脚连接；电阻r11的另一端分别与接地按键k2和芯片u2的pb13引脚连接；电阻r12的另一端分别与接地按键k3和芯片u2的pb14引脚连接；电阻r13的另一端分别与接地按键k4和芯片u2的pb15引脚连接；

无线蓝牙子电路包括接地电容c25和型号为atk-hc05的蓝牙芯片u8；芯片u9的led引脚和芯片u2的pa8引脚连接；芯片u8的rxd引脚和芯片u2的pa9引脚连接；芯片u8的txd引脚和芯片u2的pa10引脚连接；芯片u8的gnd引脚接地；芯片u8的vcc引脚分别与接地电容c25和dc电源转换子电路的v3v引脚连接。在本实用新型中，电子棋盘主控电路对整个棋盘的棋局进行分析处理，得出整个棋局的状态。

在本实用新型实施例中，如图3所示，落子检测指示控制电路包括处理器控制子电路、谐振线圈驱动子电路、落子检测子电路和落子指示驱动子电路；

处理器控制电路包括电容c26、电容c27、端口j7和型号为stc8a4k32s2a12的单片机芯片u10；芯片u10的vref引脚分别与其avcc引脚、vcc引脚、端口j7的第1引脚、电容c26的正极和电容c27的一端连接，其连接点作为处理器控制子电路的vpp引脚；芯片u10的gnd引脚和agnd引脚连接；端口j7的第2引脚和芯片u10的rxd引脚连接；端口j7的第3引脚和芯片u10的txd引脚连接；端口j7的第4引脚和芯片u10的agnd引脚连接；电容c26的负极和电容c27的另一端均与芯片u10的agnd引脚连接；

谐振线圈驱动子电路包括电感l3、电阻r14、电容c28-c34、端口j8-j12、型号为74hc125的缓冲芯片u11-u14和型号为74hc240的缓冲芯片u15-u16；芯片u11的第1引脚和芯片u10的adc11引脚连接；芯片u11的第3脚和电容c28的一端连接；芯片u12的第4引脚和芯片u10的adc10引脚连接；芯片u12的第6引脚和电容c29的一端连接；芯片u13的第10引脚和芯片u10的adc9引脚连接；芯片u13的第8引脚和电容c30的一端连接；芯片u14的第13引脚和芯片u10的adc8引脚连接；芯片u14的第11引脚和电容c31的一端连接；芯片u11的第2引脚、芯片u12的第5引脚、芯片u13的第9引脚和芯片u14的第12引脚均与芯片u10的pwm7引脚连接；电容c28-c31的另一端分别与端口j8的第1-4引脚一一对应连接；芯片u15的1y1-1y4引脚分别与端口j9的第1-4引脚一一对应连接，其2y1-2y4引脚分别与端口j10的第4-1引脚一一对应连接；芯片u16的1y1-1y4引脚分别与端口j11的第4-1引脚一一对应连接，其2y1-2y4引脚分别与端口j12的第1-4引脚一一对应连接；芯片u15的1a1-1a4引脚、2a1-2a4引脚和芯片u16的1a1-1a4引脚、2a1-2a4引脚均与芯片u10的pwm6引脚连接；芯片u15的1g引脚和2g引脚分别与芯片u10的adc12引脚和adc13引脚一一对应连接；芯片u16的1g引脚和2g引脚分别与芯片u10的adc14引脚和p07引脚一一对应连接；电感l3的一端和电容c33的正极均与处理器控制子电路的vpp引脚连接；电感l3的另一端和电容c34的正极均与芯片u10的vcc引脚连接；电阻r14的一端、电容c33的负极和电容c32的一端均与芯片u10的vnn引脚连接；电阻r14的另一端、电容c34的负极和电容c32的另一端均接地；

落子指示驱动子电路包括pnp三极管q1-q4、端口j13-j14、电阻r18-r29和电阻r40-r47；三极管q1的基极分别与电阻r40的一端和电阻r44的一端连接；三极管q2的基极分别与电阻r41的一端和电阻r45的一端连接；三极管q3的基极分别与电阻r42的一端和电阻r46的一端连接；三极管q4的基极分别与电阻r43的一端和电阻r47的一端连接；三极管q1-q4的发射极和电阻r40-r44的另一端均与处理器控制子电路的vpp引脚连接；电阻r44的另一端和芯片u10的t0引脚连接；电阻r45的另一端和芯片u10的t1引脚连接；电阻r46的另一端和芯片u10的int2引脚连接；电阻r47的另一端和芯片u10的int3引脚连接；三极管q4-q1的集电极分别与端口j13的第1-4一一对应引脚连接；端口j14的第1-12引脚分别与电阻r18-r29的一端一一对应连接；电阻r18-r23的另一端分别与芯片u10的p10-p15引脚一一对应连接；电阻r24-r29的另一端分别与芯片u10的p20-p25引脚一一对应连接；

落子检测子电路包括npn三极管q5、电阻r15-r17、接地电阻r32、电阻r30-r39、电容c35-c44、二极管d2、稳压二极管d3、稳压二极管d4、型号为lmv324的运算放大器芯片u17、型号为ne555的集成芯片u18-u19和型号为lmv324的运算放大器芯片u20-u22；芯片u17的输出端分别与其反相输入端和电阻r17的一端连接；电阻r17的另一端和电容c36的一端连接，其连接点作为落子检测子电路的vbase引脚；电容c36的另一端和芯片u10的agnd引脚连接；芯片u17的正电源端分别与芯片u10的agnd引脚、电容c35的一端和电阻r16的一端连接；芯片u17的同相输入端分别与电阻r16的另一端、电容c35的另一端和电阻r15的一端连接；芯片u17的负电源端分别与电阻r15的另一端和处理器控制子电路的vpp引脚连接；芯片u18的q引脚和芯片u10的inti引脚连接；芯片u18的cv引脚和电容c37的一端连接；芯片u18的thr引脚、trig引脚、dis引脚、电阻r30的一端和三极管q5的集电极均与电容c38的一端连接；芯片u18的vcc引脚、r引脚和电阻r30的另一端均与处理器控制子电路的vpp引脚连接；芯片u18的gnd引脚、电容c37的另一端、电容c38的另一端和三极管q5的发射极均与芯片u10的agnd引脚连接；三极管q5的基极与电阻r31的一端连接；电阻r31的另一端与二极管d2的负极和电容c39的一端连接；芯片u19的q引脚和电容c39的另一端连接；芯片u19的vcc引脚和r引脚均与处理器控制子电路的vpp引脚连接；芯片u19的cv引脚和电容c40的一端连接；二极管d2的正极、电容c40的另一端和芯片u19的gnd引脚均与芯片u10的agnd引脚连接；芯片u19的thr引脚、trig引脚、稳压二极管d3的正极、稳压二极管d4的负极、电阻r39的一端均与芯片u22的输出端连接；芯片u20的反相输入端与电容c42的一端和电阻r34的一端连接；电容c42的另一端分别与接地电阻r32、电阻r33的一端和电容c41的一端连接；芯片u20的同相输入端和电阻r33的另一端均与处理器控制子电路的vbase引脚连接；芯片u20的输出端分别与电阻r34的另一端、电容c41的另一端和电阻r35的一端连接；芯片u21的反相输入端与电容c44的一端和电阻r37的一端连接；电容c44的另一端分别与电阻r35的另一端、电容c43的一端和电阻r36的一端连接；芯片u21的同相输入端和电阻r36的另一端均与处理器控制子电路的vbase引脚连接；电容c43的另一端、电阻r37的另一端和芯片u21的输出端均与电阻r38的一端连接；芯片u22的反相输入端分别与电阻r38的另一端、电阻r39的另一端、稳压二极管d3的负极和稳压二极管d4的正极连接；芯片u22的同相输入端和处理器控制子电路的vbase引脚连接。在本实用新型中，落子检测指示控制电路连接电子棋盘主控电路，完成谐振信号产生和分配、落子检测判读及状态显示的任务。

在本实用新型实施例中，如图4所示，落子检测指示电路包括端口j15-j21和集成晶体管芯片u23-u38；芯片u23-u38内部均包括电容、电感、r型二极管、g型二极管和b型二极管，其中，电容的一端和电感的一端连接，其连接点作为第1引脚；电容的另一端和电感的另一端连接，其连接点作为第3引脚；r型二极管的正极、g型二极管的正极和b型二极管的正极连接，其连接点作为第2引脚；r型二极管的负极作为第4引脚；g型二极管的负极作为第5引脚；b型二极管的负极作为第6引脚；芯片u23-u38内部的电容和电感组成谐振线圈3，其r型二极管、g型二极管和b型二极管组成彩色发光管4；端口j15的第1引脚分别与芯片u23-u26的第1引脚连接；端口j15的第2引脚分别与芯片u27-u30的第1引脚连接；端口j15的第3引脚分别与芯片u31-u34的第1引脚连接；端口j15的第4引脚分别与芯片u35-u38的第1引脚连接；端口j16的第1引脚分别与芯片u26的第2引脚、芯片u30的第2引脚、芯片u34的第2引脚和芯片u38的第2引脚连接；端口j16的第2引脚分别与芯片u25的第2引脚、芯片u29的第2引脚、芯片u33的第2引脚和芯片u37的第2引脚连接；端口j16的第3引脚分别与芯片u24的第2引脚、芯片u28的第2引脚、芯片u32的第2引脚和芯片u36的第2引脚连接；端口j16的第4引脚分别与芯片u23的第2引脚、芯片u27的第2引脚、芯片u31的第2引脚和芯片u35的第2引脚连接；端口j17的第1引脚分别与芯片u23-u26的第6引脚连接；端口j17的第2引脚分别与芯片u23-u26的第5引脚连接；端口j17的第3引脚分别与芯片u23-u26的第4引脚连接；端口j17的第4引脚分别与芯片u27-u30的第6引脚连接；端口j17的第5引脚分别与芯片u27-u30的第5引脚连接；端口j17的第6引脚分别与芯片u27-u30的第4引脚连接；端口j17的第7引脚分别与芯片u31-u34的第6引脚连接；端口j17的第8引脚分别与芯片u31-u34的第5引脚连接；端口j17的第9引脚分别与芯片u31-u34的第4引脚连接；端口j17的第10引脚分别与芯片u35-u38的第6引脚连接；端口j17的第11引脚分别与芯片u35-u38的第5引脚连接；端口j17的第12引脚分别与芯片u35-u38的第4引脚连接；端口j18的第1-4引脚分别与芯片u23的第3引脚、芯片u27的第3引脚、芯片u31的第3引脚和芯片u35的第3引脚一一对应连接；端口j19第1-4引脚分别与芯片u36的第3引脚、芯片u32的第3引脚、芯片u28的第3引脚和芯片u24的第3引脚一一对应连接；端口j20的第1-4引脚分别与芯片u37的第3引脚、芯片u33的第3引脚、芯片u29的第3引脚和芯片u25的第3引脚一一对应连接；端口j21的第1-4引脚分别与芯片u26的第3引脚、芯片u30的第3引脚、芯片u34的第3引脚和芯片u38的第3引脚一一对应连接。在本实用新型中，落子检测指示电路可指示棋子摆位及移动。

在本实用新型实施例中，如图5所示，棋子电路包括接地电感l4、接地电阻r48、电阻r49、电阻r50、接地电容c45-c47、二极管d5、二极管d6、端口j15和型号为stc15f101w的芯片u39；芯片u39的vcc引脚分别与端口j15的第1引脚、二极管d6的负极和电容c46的正极连接；芯片u39的gnd引脚接地；芯片u39的p3.3引脚和电阻r50的一端连接；芯片u39的p3.2引脚和电阻r49的一端连接；芯片u39的p3.1引脚和端口j15的第3引脚连接；芯片u39的p3.0引脚和端口j15的第2引脚连接；二极管d6的正极与接地电容c45、接地电感l4和二极管d5的正极连接；二极管d5的负极与接地电容c47和接地电阻r48连接；电阻r49的另一端和电阻r50的另一端连接，其连接点还与接地电阻r48和接地电容c47的连接点连接。在本实用新型中，棋子电路对每个棋子进行供电，使之能正常工作。

本实用新型的工作原理及过程为：电子棋盘表面的装饰膜1上印有棋格，为半透明状，能透出彩色发光管4的彩色光亮。装饰膜下方是棋子电路板2，可对应每一个落子位置，并指定唯一标号。中国象棋的落子个数为90个，国际象棋的落子个数为64个。将棋子电路以行和列构成单元组，将所有落子位置区分为多个单元组，其相互独立，可并行运行。电路中的无线蓝牙子电路可用于连接智能设备，提升对局水平；充电子电路负责电池放电及电量管理，提供工作电压；usb子电路用于做usb接口；dc电源转换子电路用于转换电源电压；端口子电路用于各个端口连接工作；存储子电路用于储存电路数据；按键子电路用于输入；落子指示驱动子电路用于驱动棋子摆位及移动指示。棋盘和棋子不连接，其各自独立且分开。当棋子放到棋盘上时，通过谐振线圈3耦合传递电能信号。

当电子棋盘工作时，棋盘所有的落子检测指示控制电路定时逐个扫描检测单元组中的每个谐振线圈3。通过选择控制三态驱动电路，在谐振线圈驱动子电路中每一时刻仅有一个线圈使能，可以流过驱动电流，其他线圈禁止，并且对使能的线圈施加谐振频率为500khz的高频电压，延时一定时间后，通过功率调制方式发出标识查询命令，并接通棋盘主控电路。

当落子位置有棋子落下时，棋盘谐振线圈3产生的交变磁场穿过棋子的感应线圈，发生谐振耦合，感应出交流电压。当感应出的交流电压达到足够幅度时，经整流后供给处理器控制子电路，处理器复位、启动，开始监听微处理器发出的命令，当确认接收到标识查询命令后，微处理器将预存的棋子种类编码通过负载调制电路以脉冲调制方式返回棋盘主控电路。落子检测子电路通过监测棋盘主控电路的总电流变化，分离出棋子返回的脉冲调制信号，经滤波、放大、限幅和检测电路，接收到棋子种类编码信号，进行判读后，处理器记录此位置的棋子种类信息。

当此位置没有棋子时，则不会接收到编码，处理器记录此位置无棋子；经过一次完整扫描后，棋盘主控电路即可获取到棋盘上对应单元组棋子的布局，并发送到棋盘主控电路的处理器子电路。经汇总所有单元组的棋子布局，最终得到整个棋盘的棋子布局，比较前后两次布局，可以判读出棋局变化。

当识别到棋局时，逐个驱动对应位置彩色发光管4，棋盘主控电路的显示子电路指示棋子摆位及移动。

本实用新型的有益效果为：在本实用新型的电子棋盘完全保留传统棋盘和棋子的实物外观，通过给棋盘增加相应的应答电路，完成棋局自动识别、起落子检测和指示，具有一定对局能力，也可连接智能设备，提升了对局水平，使棋手充分享受现代科技的便利，体会传统游戏魅力。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本实用新型的原理，应被理解为本实用新型的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本实用新型公开的这些技术启示做出各种不脱离本实用新型实质的其它各种具体变形和组合，这些变形和组合仍然在本实用新型的保护范围内。