专利名称：体二极管正向导通的防止的制作方法
技术领域：
本发明涉及体二极管正向导通的防止。
背景技术：
固体喷墨打印机通常具有控制被发送到致动器的电压的打印头驱动器或控制器芯片。致动器将接收到的电压转化成机械能，该机械能将墨滴从孔隙(或“喷头”)推出以在打印表面上形成图像。致动器的控制对滴的尺寸和滴离开孔隙的速度进行控制。制造的变化能影响墨滴的尺寸和速度。通常，打印头在制造之后经历测试，以确定变化的质和量。称为“规范化”的过程调节向与每个喷头对应的每个致动器施加的电压，以使喷头排出在某一公差范围内的标准尺寸和标准速度的墨滴。通常，规范化过程采用作为驱动器芯片电路的一部分的，通常在输出上的，至少一个晶体管。在用于形成晶体管的半导体层内通常形成“体二极管”。“体二极管”通常由晶体管的源极/沟道与漏区之间的PN结组成，该晶体管通常是诸如MOSFET (金属氧化物半导体 FET)中的场效应晶体管(FET)。体二极管形成寄生双极结晶体管的基极和发射极端子。这些双极结晶体管的集电极端子可以是芯片衬底。体二极管在用于致动电路的高压脉冲的后沿期间导通电流。该电流引起到芯片衬底的寄生电流，在芯片内产生不必要的功率耗散。较新的槽隔离硅片工艺，虽然有利于打印头驱动器芯片制造，但在这些寄生双极晶体管中具有甚至更高的增益，这导致了流向芯片衬底的更高的寄生电流。
发明内容
本发明的一个目的在于公开一种装置，其包括输出电路，其布置成接收电压脉冲；体二极管，其与所述输出电路关联；以及检测电路，其电耦合至所述电压脉冲和所述输出电路，使得当所述电压脉冲从高到低转变时，所述检测电路被构造成激活所述输出电路，以减小所述体二极管中的电流。优选地，上述装置还包括将低压逻辑信号变换成高压侧逻辑信号的电平变换器。优选地，上述装置还包括构造成在所述电压脉冲从高到低的转变时产生信号的信号发生器。优选地，上述装置还包括锁存器，其电耦合至所述输出电路并构造成维持所述输出电路的激活，直到所述电压脉冲转变完成。优选地，对于上述装置，其中所述锁存器包括交叉耦合的反相器/门对。优选地，对于上述装置，其中所述输出电路包括场效应晶体管。本发明的另一个目的在于公开一种控制集成电路中的寄生功率耗散的电路，其包括P沟道场效应晶体管，其具有耦合至高压信号源的源电极和耦合至负载的漏电极；体二极管，其与所述P沟道场效应晶体管关联，使得所述体二极管在来自所述高压信号源的高压脉冲的下降沿导通电流；以及检测电路，其电耦合至所述P沟道场效应晶体管，所述P沟道场效应晶体管布置成当所述体二极管导通电流时使所述P沟道场效应晶体管接通，以便减小所述电流和降低由所述体二极管导通电流引起的寄生功率耗散。优选地，对于上述电路，其中所述P沟道场效应晶体管电耦合至所述高压信号源， 使得所述P沟道场效应晶体管在所述高压脉冲的上升沿期间断开。优选地，对于上述电路，其中所述P沟道场效应晶体管电耦合至在所述高压脉冲的下降沿变成真的信号。优选地，对于上述电路，其中所述P沟道场效应晶体管电耦合至交叉耦合的反相器门，使得所述P沟道场效应晶体管处于导通状态，直到所述信号变成假。优选地，对于上述电路，其中所述漏电极电耦合至交叉耦合的反相器门对，所述交叉耦合的反相器门对构造成保持所述P沟道场效应晶体管导通，直到所述信号变成假。本发明的另一个目的在于公开一种设备，包括打印头，其布置成通过喷射口的阵列将墨分送到打印表面上；打印驱动器电路，其电耦合至所述打印头并构造成提供电压脉冲，以通过输出电路致动所述喷射口；检测电路，其电耦合至所述输出电路，并布置成当与所述输出电路关联的体二极管变成正向偏压时从所述打印驱动器电路接收信号，和向所述输出电路发送信号以接通所述输出电路。优选地，上述设备，还包括P沟道场效应晶体管，其具有耦合至所述打印驱动器电路的源电极和耦合至负载的漏电极；以及所述体二极管布置成使得所述体二极管在来自所述打印驱动器电路的高压脉冲的下降沿导通电流。
图1示出打印系统的方框图。图2示出打印系统驱动器芯片的一个输出的简图。图3示出打印系统驱动器电流的一个输出的实施例。图4示出用于打印机驱动器电路的检测电路更详细的实施例。图5示出用于产生在打印系统驱动器电路中所使用的下降信号的电路的实施例。
具体实施例方式图1示出打印系统的简化方框图。打印系统10可由打印机、传真机、多功能外围设备(打印机/扫描仪/复印机/传真机或它们的任一组合)或将墨传输至诸如纸张的打印表面的任何其他装置组成。必须指出的是，电路和驱动器的讨论在此集中于打印机，并且特别是喷墨打印机，但电路可应用于具有高压输出电路的任何装置，在该高压输出电路中，体二极管可能存在并导通真实的电流。喷墨打印机通常包括诸如18的喷射口(也被称为喷嘴或喷头的)的阵列，所述喷射口中的每个喷射口根据来自诸如16的控制器/驱动器的信号排出墨。打印头通常从诸如14的墨源汲取打印头的墨，所述墨源14可由液体墨组成、或者由熔化并变成液体的固体墨组成。可采取单集成电路“芯片”的形式或可由若干芯片组成的控制模块通过向与喷头相关的致动器发送信号来确定哪些喷头以什么间隔排出墨。用于发送那些信号的数据来自图像数据，图像数据诸如通过传真机被电子地发送到打印机，或者来自计算装置，或者来自通过诸如进行复印的扫描的图像获取。信号通常由被发送到打印头中的致动器的电压脉冲组成。换能器将电信号转化成使喷头排出墨的某种形式的机械力。在有些墨喷头中，换能器由电阻器组成，所述电阻器在它们接受电压时变热，使得气泡围绕它们形成。气泡的膨胀将墨从喷头推出。在另一示例中，换能器由压电元件组成，所述压电元件压缩体室内的墨，使得墨离开喷头。由于通常的打印头具有数百或者数千个喷头，每个喷头具有它们自己的换能器， 所以打印头消耗相对高的功率量。导致功率损失的系统中的低效继而导致较低效率、较高成本的打印系统。一个这样的低效在于输出晶体管中的体二极管。每个喷头从驱动电路接收输出信号，在驱动电路中晶体管控制输出信号的传输的。每个晶体管均具有耗散功率的
体二极管。体二极管由用于制造输出电路的半导体制造过程的副产物产生，该输出电路用于激活换能器的电压信号。通常，体二极管充当具有由PN结形成的基极和发射极端子以及作为芯片衬底的集电极的双极结晶体管。这些体二极管变成正向偏压，实质上将电流导通到芯片衬底中，使得芯片衬底吸收功率。这实质上“浪费” 了功率，使装置低效。在以下的讨论中，输出电路22采取P沟道场效应晶体管(PFET)的形式，但对于该结构没有限制也不应暗示任何限制。驱动电路可以相反的逻辑实现，导致NFET为输出电路等。其他类型的晶体管对于体二极管也可以具有类似的效应。图2示出用于辅助实施例的理解的驱动电路20的简化概念图。VPP(V4)和 VSS(V5)是提供作为脉冲输入的功率的高压电源轨，其中VPP为正高压电源，而VSS为负高压电源。应指出的是，如在此所使用的术语“高压”指的是高于提供给逻辑电路的电压电平的任何电压电平。在该示意图中，低压逻辑源为Vdd(V3)。在一个实施例中，低压的“高”逻辑输出为2. 5V，而高压输出为50V。信号Vpp_Sel (Vl)和Vss_sel (V2)是到逻辑电路的低压数字输入。Vout是到打印头元件、喷射口、喷嘴或喷头的高压输出。对该电路的目的来说，电容器C5模拟喷头负载。 PFET U26和NFET Ull形成输出电路。在来自VPP的脉冲的上升沿期间，高压侧(high-side)输出电路22在合适的时间断开，以维持Vout上的期望的正电压电平。在VPP脉冲随后的下降沿期间，与PFET相关的体二极管变成有效的并开始导通电流。这使喷头处的电压Vout返回到0V。通常，由于变成正向偏压并导通电流的体二极管将电压拉到0，所以设计者依赖于变成正向偏压并导通电流的体二极管。然而，控制体二极管导通的电流量变得对降低寄生功率耗散是重要的。如果体二极管导通太多的电流，则体二极管将浪费功率。通过重新接通高压侧输出电路22，体二极管导通的电流量减少，缓和了寄生功率耗散。通常，不管由体二极管导通的电流中的下降，输出电流都应保持处于导通状态。否则， 电流可下降到足以断开输出电路，启动电路中的振荡。在看了更加简化的描述来辅助理解实施例后，讨论现在转向驱动器电路的在图3 中示出的更详细的示意图。图3具有与高压侧电压VPP相关的高压侧电路与低压侧电压 VSS相关的低压侧电路。该讨论将集中于在附图的顶部处与VPP相关的高压侧电路，但为完整起见还阐述低压侧电路的实施例。在图3的实施例中，Vpp电压电平变换器30产生在此称为p3_n的信号。Vpp电压电平变换器将参考地(ground-referenced)输入电压V_in变换成可用于参考Vpp驱动逻辑电路的电压。该变换器的输出为信号P3_n。当p3_n低时(例如，低于Vpp的2.5V)，其接通输出电路/PFET22，当p3_n变高时(例如，与Vpp相同的电压)，PFET22断开。当p3_ η高时，信号ρ_οη_η变低以在Vpp脉冲的下降沿期间接通输出PFET22，但只是在PFET22中的体二极管变成正向偏压之后。正向偏压检测电路32检测PFET22中的体二极管何时变成正向偏压的，这将参考图4更详细地讨论。正向偏压检测电路32响应于体二极管的该正向偏压产生信号ρ_οη_η， 并被由Vpp脉冲的下降沿产生的信号falling使能。图5示出产生falling信号并且稍后将讨论的电路的实施例。当p_on_n和p3_n信号均为低时，逻辑门34产生信号p4。应当注意的是，在此示出的门是具有反相输入的或门(与非门)，但可以许多其他的方式实现。信号P4通常将为 “逻辑电平”信号，其中PFET的驱动电压需要显著地较高。栅极驱动电平变换器36将逻辑高信号变换成合适的电压，以作为例如低于Vpp的9V的信号pg驱动PFET22的栅极。该信号将使PFET接通。Ρ_οη_η信号将保持为低(真)，直到信号falling变为低(假)为止。 这避免振荡。当PFET22接通时，其导通电流，以减小体二极管电流并继而减小到芯片衬底的寄生电流。图4示出正向偏压检测电路32更详细的视图。如上所述，信号falling使能检测电路。当falling变为高或真时，Vpp具有下降沿。当Vpp降到低于图4中的PFET22的输出(漏极)电压时，结点Pe和pd将稍高于Vpp。如果信号falling还为真，则结点fn将为低，并且结点Pf将升到高于Vpp。PFET U87的栅极上的偏压vppOa在近似低于Vpp的一个PFET阈值电压处保持恒定。因此，当U87的漏极上的结点pf升到高于Vpp时，将拉高结点pb。当结点pb克服NFET U66的反偏电流时，结点pb变为高。这将结Ap_on_n拉低，以接通输出PFET22。通过反相器U71/U89交叉耦合对于p_on_n和pb的U77/U78和U76/U75的与非门，以保持p_on_n为低，直到使能信号falling变为低(假)为止。该交叉耦合的门/反相器对用作锁存器，以将输出PFET22的状态稳定为导通 (ON)。否则，接通PFET22的行为可能将体二极管电流减小至足以使PFET断开(OFF)。一旦 PFET断开，正向偏压的体二极管可使PFET重新接通，以启动振荡序列。总之，当相关的体二极管变成或将要变成正向偏压时，电路接通高压侧VPP输出电路。当输出电路的输出上的电压、在该情况下为PFET22的漏极上的电压，升到高于
6PFET22的源极上的VPP电源电压时，出现正向偏压。输出电路仅在VPP的下降沿期间再次接通，以避免由VPP或喷头输出上的偏移电压或小的噪声信号引起的无意的接通事件。一旦输出电路再次接通，电路还避免由体二极管电流的减小引起的振荡。如上所述，信号falling使能图3和4的检测电路38。图5示出产生这样的信号的电路50的一个实施例。本领域的技术人员可以注意到的是，许多不同类型的电路可产生 falling信号，其中，电路50是示例。通常，电路50包括诸如52的偏压源、检测Vpp的下降沿的检测电路M、和当Vpp接近负的高压轨Vss时禁止falling信号的禁止电路56。信号falling在由检测电路M检测的VPP脉冲的下降沿期间必须为真。在该实施例中的检测电路M在VPP脉冲的下降沿使信号变为真。当Vpp下降某一预定容限时，诸如-1或-2伏，并且该下降持续诸如30纳秒的至少某一预定最短时间，则电路检测到下降沿。该电压容限和最短时间防止由Vpp上的瞬间尖峰或过冲引起的信号falling的无意触发。禁止电路56用于当VPP的电平接近Vss的电平时禁止falling信号。在该示例中，当VPP到达高于Vss的3V时禁止fal 1 ing信号。这确保在图3的电路中，在输出NFET46 接通之前，输出PFET22断开。PFET和NFET均导通的状态称为“跨导(cross conduction)”、 一种必须避免以防止电路损坏的状态。暂时回到图3，能看到的是，接通输出驱动PFET22的pg信号还接通较小的 PFET38。PFET38与NFET21、电阻器Rl和反相器Al 一起产生信号cc_n，该信号cc_n在出现跨导的情况下为真(低)。如果PFET22和NFET46同时导通，则将出现跨导。门44接收作为一个输入的跨导信号和作为另一输入的低真上电复位信号por_n。这确保在PFET22接通的同时NFET46不接通。上电复位信号(power-on reset signal)还确保当电路初始上电时，NFET断开，同样避免跨导。在图5中，当Vpp具有高于Vss某一安全容限的值时，禁止电路的输出为信号fe。 在一个实施例中，当Vpp在Vss的3伏的范围内时，禁止电路56禁止falling信号。所提供的实际容限将取决于实际电路实现的操作电压。作为示例可以是施密特触发器输出缓冲器的缓冲器58提供输出信号falling的稳定。图5的示例仅提供信号生成电路的一个实施例，其在Vpp具有下降沿时产生信号。 可能有这样的电路的许多其他的实现。可靠地产生这样的信号并避免跨导的任何这样的电路在这里的实施例的范围之内。按照这种方法，检测输出PFET上的体二极管的正向偏压。然后，检测使得输出 PFET接通，以减小体二极管电流并减小到芯片衬底的寄生电流，从而减少浪费的功率。检测通过全局信号fal 1 ing被使能和禁止，并且锁存检测的状态以防止振荡。应意识到的是，多种以上公开的及其他的特征和功能、或它们的替代可合乎需要地被结合到许多其他不同的系统或应用中。此外，可由本领域的技术人员在之后作出各种目前未预见到的或者不曾预料到的替代、变型、变体或改进，这些替代、变型、变体或改进也被所附权利要求所涵盖。
权利要求
1.一种装置，包括输出电路，其布置成接收电压脉冲； 体二极管，其与所述输出电路关联；以及检测电路，其电耦合至所述电压脉冲和所述输出电路，使得当所述电压脉冲从高到低转变时，所述检测电路被构造成激活所述输出电路，以减小所述体二极管中的电流。
2.根据权利要求1所述的装置，还包括将低压逻辑信号变换成高压侧逻辑信号的电平变换器。
3.根据权利要求1所述的装置，还包括构造成在所述电压脉冲从高到低的转变时产生信号的信号发生器。
4.根据权利要求1所述的装置，还包括锁存器，其电耦合至所述输出电路并构造成维持所述输出电路的激活，直到所述电压脉冲转变完成。
全文摘要
本发明公开一种装置，该装置具有输出电路，其布置成接收电压脉冲；体二极管，其与输出电路关联；以及检测电路，其电耦合至电压脉冲和输出电路，使得当电压脉冲从高到低转变时，检测电路构造成激活输出电路，以减小体二极管中的电流。
文档编号B41J2/045GK102328506SQ201110190129
公开日2012年1月25日 申请日期2011年6月27日 优先权日2010年6月25日
发明者D·L·克尼林 申请人:施乐公司