专利名称：显示装置的制作方法
技术领域：
本发明涉及一种显示装置，特别是关于显示部线路的引出方法及驱动方法。
图16是图15中的显示部101a的B部的放大图。显示部101a上的数据线Y1～Y480被以每一根相互交替地引出到显示部101a的上边侧和下边侧。被引出到上边侧的数据线被连接到配置在上边侧上的上侧驱动电路101d，被引出到下边侧的数据线被连接到配置在下边侧的下侧驱动电路101e。
上侧驱动电路101d和下侧驱动电路101e用于向显示部101a输出驱动信号，被配置在1片电路板P101上，通过该电路板P101构成与显示部101a的连接。
如果把数据线的引出构成如图16所示的结构，则可实现点的反转。这里所说的反转是指空间意义上的反转，意为使施加在显示部101a上的相邻点上的驱动电压的极性发生反转。这样，可提高空间频率，从而获得把闪耀减少到最低的图象质量。点的反转，例如使从上边侧的驱动电路101d输出的驱动电压为正(+)极性，使从下边侧的驱动电路101e输出的驱动电压为正(-)极性，通过在每一行或每一场进行极性的反转来实现。这样的动作是通过在一侧的驱动电路中附加行反转用驱动电路来实现。
图17是表示以往的显示装置的具体构成的方框图。该显示装置具有显示部101a、上侧驱动电路101d、下侧驱动电路101e和倒频电路101g。在上侧驱动电路101d内，设有对应显示部1a的像素Ga1、Ga2的D/A转换电路SHU12、对应显示部1a的像素Ga3、Ga4的D/A转换电路SHU34、及对应显示部1a的像素Ga5、Ga6的D/A转换电路SHU56、...。此外，在下侧驱动电路101e内，设有对应显示部1a的像素Ga1、Ga2的D/A转换电路SHU12、对应显示部1a的像素Ga3、Ga4的D/A转换电路SHU34、及对应显示部1a的像素Ga5、Ga6的D/A转换电路SHU56、...。另外，在该图中的显示部101a上，只绘出了1行的像素Ga1、Ga2、Ga3、...与构成这些像素的点相连接的数据线，其余的数据线等被省略。
为了在液晶显示屏的显示部101a上正常地进行彩色的自然画面等的显示，必须要通过倒频电路101g来改变将要输入到上侧驱动电路101d及下侧驱动电路101e的显示数据的顺序，使其与液晶板的显示部101a中的滤色镜的排列顺序相匹配。而且，还必须把从倒频电路101g到上侧驱动电路101d的输送显示数据的数据总线与从倒频电路101g到下侧驱动电路101e的输送显示数据的数据总线相互独立。
图18是表示被输入到以往的显示装置中的倒频电路101g的输入数据RD、GD、BD与从倒频电路101g输出到上侧驱动电路101d的显示数据UA、UB、UC和从倒频电路101g输出到下侧驱动电路101e的显示数据DA、DB、DC和的关系的时序表。倒频电路101g把输入数据改变成与显示部101a中的滤色镜的排列顺序相匹配的顺序。
为了在液晶显示屏的显示部上正常地进行彩色的自然画面等的显示，必须要通过倒频电路来改变将要输入到两侧驱动电路的显示数据的顺序，使其与液晶板的显示部中的滤色镜的排列顺序相匹配。此时，必须分别独立地设置一方(例如上侧)的显示数据的数据总线及另一方(例如下侧)的显示数据的数据总线。因此，必须形成用于配置显示部的两侧的数据总线的布线区域，是阻碍显示装置小型化的原因之一。
而且，由于倒频电路一般是由逻辑电路构成，所以必须设置显示部两侧的数据总线的逻辑电路，并且，在内置有该倒频电路的IC内，必须具有相当显示部两侧的总线数量的输出脚，因此，这不仅阻碍了显示装置的小型化，而且还增加了显示装置的成本。
而且，在进行液晶板的检验时，在显示中出现某种问题的情况下，必须要确定问题的所在部位。此时，为了从显示部的两侧的被引出的数据线中查找出是在哪一侧的数据线中出现问题，有时必须要停止对一方的数据线的驱动。
如以往那样，在对被以每根相互交替地引出到显示部两侧的数据线停止其一方的数据线的驱动的情况下，例如，从标准白型液晶板的显示部上边侧的驱动电路输出显示黑的数据，停止下边侧的驱动电路的输出时，每一根数据线形成显示G、R、B、G、R、B、...的条纹状态，很难判断出到底是上边侧的问题还是下边侧的问题。即使判断出其中有问题，也很难确定问题存在于该侧的具体部位，例如，到底是从左侧数的第几根数据线有问题。
并且，起目的之2在于提供一种减少了向驱动电路输送显示数据的显示数据总线数量的、小型廉价的显示装置。
而且其目的之3在于提供一种在显示出现问题时能够容易地确定问题发生部位的显示装置。
本发明的显示装置是一种具有把电光物质夹在一对基板之间，在所述一对基板中的一方的基板上形成多条呈矩阵状相交的数据线及扫描线，把所述多条数据线中的第1组数据线引出到作为所述基板的其中一边的第1边上，把所述多条数据线中的第1组数据线以外的第2组数据线引出到所述基板的边中的与所述第1边相对位置上的第2边上，所述基板的面被所述多条数据线及扫描线分隔成多个点，由多个相邻的规定个数的点的组构成多个像素的显示部的显示装置，
其特征在于与构成所述显示部上的1个像素的规定个数的点相连的数据线全部被引出到所述基板边中的同一边上。
根据上述的构成，由于与构成所述显示部上的1个像素的规定个数的点相连的数据线全部被引出到所述基板边中的同一边上，所以能够连接在同一驱动电路上，从而能够使用同一驱动电路进行驱动。于是由于不需要使用用于转换向两侧的驱动电路输入的显示数据顺序的倒频电路，所以可提供小型廉价且能够显示彩色自然画面的显示装置。
另外，由于不需要分别设置向一方侧驱动电路输入显示数据的数据总线和向另一方侧输入显示数据的数据总线，所以可减小数据总线的宽度，从而可提供小型廉价的显示装置。
并且，在显示出现问题的情况下，在进行检测时可只使用一侧的数据线在正常的像素上显示白色。因此可提供一种容易确定问题部位的显示装置。
另外，本发明之2的显示装置是一种具有如下特征的显示装置，即把沿着设置在构成所述显示部的基板上的扫描线而排列的多个像素，按照排列的顺序，以每奇数个像素为一组，分类为第1组和第2组，把所述第1组的数据线与构成第1组的像素的点连接，把所述第2组的数据线与构成第2组的像素的点连接。
另外，本发明之3的显示装置是一种具有如下特征的显示装置，即把沿着设置在构成所述显示部的基板上的扫描线而排列的多个像素，按照排列的顺序，以每偶数个像素为一组，分类为第1组和第2组，把所述第1组的数据线与构成第1组的像素的点连接，把所述第2组的数据线与构成第2组的像素的点连接。
另外，本发明之4的显示装置是一种具有如下特征的显示装置，即具有向所述第1组的数据线供给驱动所述点的驱动信号的第1驱动电路、向所述第2组的数据线供给驱动所述点的驱动信号的第2驱动电路，通过共用线路向所述第1驱动电路及所述第2驱动电路供给输入数据。
上述的构成例如可通过把各侧的驱动电路分别在各侧连接在不同的电路板上，再把这些电路板连接在另一电路板上，再在该另一电路板上把显示数据线并联连接得以实现。这样构成的益处在于可节约布线的空间。
另外，本发明之5的显示装置是一种具有如下特征的显示装置，即具有向所述第1组的数据线供给驱动所述点的驱动信号的第1驱动电路、向所述第2组的数据线供给驱动所述点的驱动信号的第2驱动电路，所述第1驱动电路向所述第1组的各个数据线供给在相邻数据线之间极性相反的驱动信号，所述第2驱动电路向所述第2组的各个数据线供给在相邻数据线之间极性相反、并且与所述第1驱动电路供给所述第1组的各个数据线的驱动信号极性相反的驱动信号。
根据上述的构成，既不需要了倒频电路，又可实现点的反转。
另外，本发明之6的显示装置是一种具有如下特征的显示装置，即具有向所述第1组的数据线供给驱动所述点的驱动信号的第1驱动电路、向所述第2组的数据线供给驱动所述点的驱动信号的第2驱动电路，所述第1驱动电路向所述第1组的各个数据线供给在相邻数据线之间极性相反的驱动信号，所述第2驱动电路向所述第2组的各个数据线供给在相邻数据线之间极性相反、并且与所述第1驱动电路供给所述第1组的各个数据线的驱动信号极性相同的驱动信号。
根据上述的构成，既不需要了倒频电路，又可实现点的反转。
图2是图1中的显示部1a的A部的放大图。
图3是表示本发明实施例1的显示装置的具体构成的方框图。
图4表示被输入到并联化电路1g内的输入数据与从并联化电路1g输出的显示数据的关系的时序表。
图5是说明点反转的说明图。
图6是表示本发明实施例2的显示装置的具体构成的方框图。
图7是表示本发明实施例2的显示装置的动作的时序表。
图8是表示本发明实施例3的显示装置的构成图。
图9是表示本发明实施例4的显示装置的显示部4a的构成图。
图10是表示本发明实施例4的显示装置的构成的方框图。
图11是表示本发明实施例4的显示装置的具体构成的方框图。
图12是表示本发明实施例4的显示装置的动作的时序表。
图13是表示输入到驱动电路的控制信号波形的时序表。
图14是表示输入到驱动电路的控制信号波形的时序表。
图15是表示以往的液晶显示板(显示装置)的构成图。
图16是图15中的显示部101a的B部的放大图。
图17是表示以往的显示装置的具体构成的方框图。
图18是表示被输入到倒频电路101g的输入数据与从倒频电路101g输出的显示数据的关系的时序表。
图中1a、4a、101a-显示部，1d、4d、101d-上侧驱动电路，1e、4e、101e-下侧驱动电路，1g-并联化电路，2g-并联连接部，101g-倒频电路，Y1、Y2、Y3、...-数据线，X1、X2、X3、...-扫描线，Ga1、Ga2、Ga3、...-像素，RD、GD、BD-输入数据，RU、GU、BU-显示数据，UA、UB、UC-显示数据，DA、DB、DC-显示数据，SHU1、SHU3、SHU5、...-D/A转换电路，SHU2、SHU4、SHU6、...-D/A转换电路，SHU12、SHU34、SHU56、...-D/A转换电路，SHU12、SHU34、SHU56、...-D/A转换电路，PU1、PU3、PU5、...-极性控制电路，PD2、PD4、PD6、...-极性控制电路，PU12、PU56、...-极性控制电路，PD34、PD78、...-极性控制电路，POLU、POLD、POL-极性控制信号，STHU、STHD、STHU、STHD-触发脉冲，CLKU、DLKD-时钟，DCLK-点时钟，3a、3b、3c、3d-连接器，3e-逻辑电路，3f-数据布线，P1、P2、P3、P101-电路板。
图2是图1中的显示部1a的A部的放大图。在构成显示部1a的一对玻璃基板中的一方的玻璃基板上，形成多根数据线Y1、Y2、Y3、...和多根扫描线X1、X2、X3、...。多根数据线Y1、Y2、Y3、...与多根扫描线X1、X2、X3、...形成交叉。在由多根数据线Y1、Y2、Y3、...和多根扫描线X1、X2、X3、...分隔形成的区域内形成点。在各个点上分别形成3原色(R、G、B)中1种颜色的滤色镜。
在沿着扫描线X1、X2、X3、...排列的点上，按R、G、B、R、G、B、...的顺序依次地配置3原色(R、G、B)的滤色镜。而且把由相邻的3个点构成的组，即由3原色的点构成的组作为1个像素。例如，在扫描线X1与X2之间的区域内，形成配置有像素Ga1、Ga2、Ga3、...的状态。
数据线Y1、Y2、Y3、...及扫描线X1、X2、X3、...与构成显示部1a上的各个像素Ga1、Ga2、Ga3、...的点相连接。与构成像素Ga1的3个点相连接数据线Y1、Y2、Y3被引出到显示部1a的上边侧。与构成相邻的像素Ga2的3个点相连接数据线Y480、Y479、Y478被引出到显示部1a的下边侧。这样，对于每一个像素，分别把与其连接的数据线交替地引出到上边侧和下边侧，并连接到上侧驱动电路和下侧驱动电路。
图3是表示本发明实施例1的显示装置的具体构成的方框图。该显示装置具有显示部1a、上侧驱动电路1d、下侧驱动电路1e、并联化电路1g。另外，在该图中的显示部1a上，只绘出了1行的像素Ga1、Ga2、Ga3、...和与构成这些像素的点相连接的数据线，省略了其他部分。
并联化电路1g输入输入数据RD、GD、BD，向上侧驱动电路1d输送显示数据RU、GU、BU，向下侧驱动电路1e输送显示数据RD、GD、BD。并联化电路1g在把显示数据RD、GD、BD进行1/2周期的分频的同时，倍增通过的幅度，作为显示数据RU、GU、BU及显示数据RD、GD、BD而输出增幅的数据。
在上侧驱动电路1d内设有对应显示部1a的各个像素Ga1、Ga3、Ga3、...的D/A转换电路SHU1、SHU3、SHU5、...及极性控制电路PU1、PU3、PU5、...。并向极性控制电路PU1、PU3、PU5、...输入极性控制信号POLU。
极性控制电路PU1、PU3、PU5、...对应输入的极性控制信号POLU对向点施加的驱动电压的极性进行切换。即，极性控制电路PU1、PU3、PU5、...在极性控制信号POLU为高电平时，对(R、G、B)的点施加(+、-、+)极性的驱动电压，而在极性控制信号POLU为低电平时对(R、G、B)的点施加(-、+、-)极性的驱动电压。
在下侧驱动电路1e内设有对应显示部1a的各个像素Ga2、Ga4、Ga6、...的D/A转换电路SHU2、SHU4、SHU6、...及极性控制电路PD2、PD4、PD6、...。并向极性控制电路PD2、PD4、PD6、...输入极性控制信号POLU。
极性控制电路PD2、PD4、PD6、...对应输入的极性控制信号POLU对向点施加的驱动电压的极性进行切换。即，极性控制电路PD2、PD4、PD6、...在极性控制信号POLU为高电平时，对(R、G、B)的点施加(+、-、+)极性的驱动电压，而在极性控制信号POLU为低电平时对(R、G、B)的点施加(-、+、-)极性的驱动电压。
图4表示被输入到并联化电路1g内的输入数据RD、GD、BD与从并联化电路1g输出并被输入到上侧驱动电路1d的显示数据RU、GU、BU和从并联化电路1g输出并被输入到下侧驱动电路1e的显示数据RD、GD、BD的显示数据的关系的时序表。并联化电路1g在把显示数据RD、GD、BD进行1/2周期的分频的同时，倍增通过的幅度，作为显示数据RU、GU、BU及显示数据RD、GD、BD而输出增幅的数据。
上侧驱动电路1d和下侧驱动电路1e在未图示的写入控制信号的控制下把输入的这些显示数据输出到显示部1a的各个数据线上。上侧驱动电路1d及下侧驱动电路1e根据输入的显示数据把在以其中某个电压为0的情况下的正(+)或负(-)的驱动信号输出到显示部1a的各个数据线上，该极性由极性控制信号POLU及POLD来控制。
例如，在最上边的一行上，使极性控制信号POLU为高电平，使极性控制信号POLD为低电平。这样，对该行上的点形成正(+)和负(-)极性的驱动电压的交替的施加。而且，在下一行上，使极性控制信号POLU、POLD反转，然后在下一行上再次反转极性控制信号POLU、POLD。通过对每一行进行这样的反转来实现点的反转。
这里所说的反转是指与为了防止液晶等的特性的下降而进行的与在时间轴上的点的反转一同进行的空间上的点的反转。如图5所示，是指使向相邻点施加的驱动信号的极性相反。这样可提高空间频率，从而获得闪耀最少的图象质量。
另外，在为隔行扫描显示方式的情况下，也可以以每一场反转驱动电压的极性。另外，对于在时间轴上的点的反转可通过、以每一桢进行驱动电压的反转来实现。
如上所述，通过以每一个像素(3点)交替地把数据线引出到显示部1a的上边侧和下边侧，不需要作为以往必要的对输入数据进行重新排序的倒频电路，从而可使显示装置低成本化和小型化。
另外，例如如果进一步地对每一行进行极性的反转，在上侧驱动电路1d输出(R、G、B)＝(+、-、+)极性的驱动信号时，使下侧驱动电路1e输出(R、G、B)＝(-、+、-)极性的驱动信号，则不仅不需要倒频电路，而且还实现了点的反转。
另外，在本实施例中，对以每一个像素(3点)分别把数据线交替地引出到显示部1a的上边侧和下边侧，并分别连接到上侧驱动电路1d和下侧驱动电路1e的构成进行了说明，但也可以是以每3个像素或5个像素，在一般的情况下能够以每奇数个像素。
图6是表示本发明实施例2的显示装置的具体构成的方框图。该显示装置具有显示部1a、上侧驱动电路1d和下侧驱动电路1e。另外，在该图中的显示部1a上只绘出了一行的像素Ga1、Ga2、Ga3、...和与构成这些像素的点连接的数据线，省略了其他部分。
在本实施例中，与实施例1相同，对每个像素把数据线引出到显示部1a的上边侧和下边侧，并且分别连接到上侧驱动电路1d和下侧驱动电路1e上。输送输入数据RD、GD、BD的数据线在并联连接部2g处形成分支，分别连接到上侧驱动电路1d及下侧驱动电路1e上。
对上侧驱动电路1d输入时钟信号CLKU、触发脉冲信号STHU、极性控制信号POLU。对下侧驱动电路1e输入时钟信号CLKD、触发脉冲信号STHD、极性控制信号POLD。
图7是表示本发明实施例2的显示装置的动作的时序表。输入数据RD、GD、BD在与点的时钟信号DCLK同步的时刻，被输入到上侧驱动电路1d及下侧驱动电路1e。
供给到上侧驱动电路1d的时钟信号CLKU是通过对点时钟信号DCLK的分频而得出，供给到下侧驱动电路1e的时钟信号CLKD是供给到上侧驱动电路1d的时钟信号CLKU的反转信号。
当向上侧驱动电路1d与时钟信号CLKU的上升沿同步地输入触发脉冲信号STHU时，上侧驱动电路1d在与其后的时钟信号CLKU的上升沿同步地输入从输入端子D0、D1、D2输入的输入数据RD、GD、BD。
向下侧驱动电路1e，在比时钟信号CLKU延迟半周期的时钟信号CLKD的上升沿同步地输入触发脉冲信号STHD。于是，下侧驱动电路1e在与其后的时钟信号CLKD的上升沿同步地输入从输入端子D0、D1、D2输入的输入数据RD、GD、BD。
即，虽然对上侧驱动电路1d及下侧驱动电路1e输入相同的输入数据，但上侧驱动电路1d在时钟信号CLKU的上升沿时刻输入输入数据，而下侧驱动电路1d是在时钟信号CLKD的上升沿时刻输入输入数据。这样，输入数据被上侧驱动电路1d和下侧驱动电路1e交替地输入，从而可输入数据显示在正确位置的像素上。
根据上述的构成，可不需要并联化电路1g，并且能够构成通用的向上侧驱动电路1d输送输入数据的数据线和向下侧驱动电路1e输送输入数据的数据线，从而可提供廉价且小型的显示装置。
图8是表示本发明实施例3的显示装置的构成图。图8(a)是表示显示部1a、上侧驱动电路1d、下侧驱动电路1e及电路板P1、P2的连接状态的图，图8(b)是电路板P3的图，图8(c)是表示电路板P1、P2及电路板P3的连接状态的图。
在从每一个像素引出到显示部1a两侧(上边侧及下边侧)的数据线上分别连接上侧驱动电路1d及下侧驱动电路1e。而且输入数据是通过电路板P1、P2、P3被输入到上侧驱动电路1d和下侧驱动电路1e。
上侧驱动电路1d的输入端子D0、D1、D2与电路板P1连接，下侧驱动电路1e的输入端子D0、D1、D2与电路板P2连接。并且电路板P1、电路板P2与电路板P3连接，在该电路板P3上，把输送输入数据的数据线形成分别朝向上侧驱动电路1d方向和朝向下侧驱动电路1e方向的分支。
在电路板P1及电路板P2上配置有连接器3a及3b，在电路板P3上也配置有与该连接器3a及3b相匹配的连接器3c及3d。通过连接电路板P3的连接器3c及3d中的两两相对的连接销，可形成图6所示的并联连接部2g。把各对连接销连接，也就是把数据线并行连接，通过贯通孔把数据线引出到电路板P3的背面侧，然后把被引出的数据线连接到逻辑电路3e。
通过这样的构成，在显示装置发生故障时，可通过把电路板P1或电路板P2从电路板P3上取下，来判断是由上下哪侧的原因。即，只需通过分离连接器的非常容易的操作，便可得知故障的原因。另外，作为上述构成的前提，是以1个像素(3点)为单位，构成数据线与显示部1a的上边侧或下边侧的驱动电路的连接。
例如，在使上侧驱动电路1d输出显示黑的显示数据，使下侧驱动电路1e停止驱动的情况下，显示出一根一根的白线。此时，由于白线是位于与停止一侧的数据线连接的点的部分上，所以在白线上有异常显示的情况下，可以判断为问题出在下侧。而在黑线上有异常显示的情况下，可判断为问题出在上侧。并且，通过数出白线或黑线的根数，可容易地确定出发生问题的部位。而且该白线或黑线与数据线的3根一束的束相对应，与以往的相比较减少了数线的根数，并且即使在每根线的颜色不是依次不同的情况下也可容易地确定出部位。
并且，在显示部1a或上侧驱动电路1d或下侧驱动电路1e发生故障的情况下，只要对电路板P1及P2拆下进行更换或修理便可。此时，由于不需要废弃配置有复杂且昂贵的逻辑电路3e的电路板P3，所以可降低修理成本。
另外，在改变显示功能等的情况下，只需更换电路板P3，便可极其容易地实现功能的改变，可大幅度降低改变功能的成本。
图9是表示本发明实施例4的显示装置的显示部4a的构成图。本实施例是以每2个像素(6点)把数据线交替地引出到显示部4a的上边侧和下边侧的实例。
如图10所示，以每6根为一组的数据线分别与上侧驱动电路4d和下侧驱动电路4e构成连接。上侧驱动电路4d内的极性控制电路PU12、PU56和下侧驱动电路4e内的极性控制电路PD34、PD78以对应共用的极性控制信号POL的极性对各个点进行驱动。
即，当极性控制信号POL为高电平时，上侧驱动电路4d内的极性控制电路PU12、PU56和下侧驱动电路4e内的极性控制电路PD34、PD78共同以(R、G、B、R、G、B)＝(+、-、+、-、+、-)的极性驱动各个点。当极性控制信号POL为低电平时，上侧驱动电路4d内的极性控制电路PU12、PU56和下侧驱动电路4e内的极性控制电路PD34、PD78共同以(R、G、B、R、G、B)＝(-、+、-、+、-、+)的极性驱动各个点。
例如，如果在某一行使极性控制信号POL为高电平，则在其后的一行是反转该极性控制信号POL的低电平，并且在下一场，下一桢进一步进行反转，则可实现点的反转。
图11是表示本发明实施例4的显示装置的具体构成的方框图。该显示装置具有显示部4a、上侧驱动电路4d和下侧驱动电路4e。另外，在图中的显示部4a上仅绘出了1行的像素Ga1、Ga2、Ga3、...和与构成这些像素的点构成连接的数据线，省略了其他部分的表示。
本实施例的上侧驱动电路4d和下侧驱动电路4e在1个时钟周期内同时接收6组输入数据RDO、GDO、BDO、RDE、GDE、BDE，是一种对应2口输入的驱动电路。向上侧驱动电路4d输入时钟信号CLKU、触发脉冲信号SYHU、极性控制信号POL，向下侧驱动电路4e输入时钟信号CLKD、触发脉冲信号SYHD、极性控制信号POL。
图12是表示本发明实施例4的显示装置的动作的时序表。输入数据在与点时钟信号f同步的时刻被输入到未图示的并联化处理电路，从该并联化处理电路输出被并联化处理的输入数据DO、DE。DO是RDO、GDO、BDO的总称，DE是RDE、GDE、BDE的总称，该DO、DE被输入到上侧驱动电路4d和下侧驱动电路4e。
被供给到上侧驱动电路4d的时钟信号CLKU是通过对点时钟信号DCLK进行分频而获得的信号，被供给到下侧驱动电路4e的时钟信号CLKD是供给上侧驱动电路4d的时钟信号CLKU的反转信号。
当向上侧驱动电路4d与时钟信号CLKU的上升沿同步地输入触发脉冲信号STHU后，上侧驱动电路4d与其后的时钟信号CLKU的上升沿同步地输入被并联化处理后的输入数据DO、DE。
向下侧驱动电路4e在与比时钟信号CLKU延迟半周期的时钟信号CLKD的上升沿同步地输入触发脉冲信号STHD。于是，下侧驱动电路4e在与其后的时钟信号CLKD的上升沿同步地输入并联化处理后的输入数据DO、DE。
即，虽然向上侧驱动电路4d及下侧驱动电路4e输入相同的被并联化处理的输入数据DO及DE，但上侧驱动电路4d是在时钟信号CLKU的上升沿接收输入数据，而下侧驱动电路4e是在时钟信号CLKD的上升沿接收输入数据。这样，使并联化处理的输入数据DO及DE被交替地输入到上侧驱动电路4d和下侧驱动电路4e中，并被显示在正确位置的像素中。
另外，在本实施例中，说明了把每2个像素(6点)为一组的数据线交替地引出到显示部4a的上边侧和下边侧，并分别连接到上侧驱动电路4d和下侧驱动电路4e的构成，但也可以构成以每4个像素或每6个像素为一组，在一般的情况下可构成以每偶数个像素的组。
并且，本发明不限于对应由上侧驱动电路4d及下侧驱动电路4e在1个时钟周期内同时接收6组数据线上的数据的所谓的2口输入的驱动电路。例如在把以每2个像素为一组的数据线交替地引出到显示部4a的上边侧和下边侧的情况下，使用单口输入的驱动电路，即所谓一般的点反转驱动电路，按照与图6完全相同的布线，向驱动电路加载如图13所示的控制波形，也可以获得与本实施例相同的结果。
并且，作为驱动电路，如果使用能够在时钟信号的上升沿和下降沿的两个沿接收输入数据的驱动电路，并对该驱动电路施加如图14所示的控制波形，则也可获得与本实施例相同的结果。
根据本发明，由于不需要转换向两侧驱动电路输入的显示数据顺序的倒频电路，所以可提供小型廉价的并可显示彩色自然画面的显示装置。
而且，根据本发明，由于不需要分别设置向一方侧的驱动电路和另一方侧的驱动电路输入的显示数据的数据总线，所以，可缩小数据总线的宽度，从而可提供小型且廉价的显示装置。
并且，根据本发明，可提供一种在显示中出现问题时可容易地确定出发生问题的部位的显示装置。
权利要求
1.一种显示装置，是一种具有把电光物质夹在一对基板之间，在所述一对基板中的一方的基板上形成多条呈矩阵状相交的数据线及扫描线，把所述多条数据线中的第1组数据线引出到作为所述基板的其中一边的第1边上，把所述多条数据线中的第1组数据线以外的第2组数据线引出到所述基板的边中的与所述第1边相对位置上的第2边上，所述基板的面被所述多条数据线及扫描线分隔成多个点，由多个相邻的规定个数的点的组构成多个像素的显示部的显示装置，其特征在于与构成所述显示部上的1个像素的规定个数的点相连的数据线全部被引出到所述基板边中的同一边上。
2.根据权利要求1所述的显示装置，其特征在于把沿着设置在构成所述显示部的基板上的扫描线而排列的多个像素，按照排列的顺序，以每奇数个像素为一组，分类为第1组和第2组，把所述第1组的数据线与构成第1组的像素的点连接，把所述第2组的数据线与构成第2组的像素的点连接。
3.根据权利要求1所述的显示装置，其特征在于把沿着设置在构成所述显示部的基板上的扫描线而排列的多个像素，按照排列的顺序，以每偶数个像素为一组，分类为第1组和第2组，把所述第1组的数据线与构成第1组的像素的点连接，把所述第2组的数据线与构成第2组的像素的点连接。
4.根据权利要求1所述的显示装置，其特征在于具有向所述第1组的数据线供给驱动所述点的驱动信号的第1驱动电路、向所述第2组的数据线供给驱动所述点的驱动信号的第2驱动电路，通过共用线路向所述第1驱动电路及所述第2驱动电路供给输入数据。
5.根据权利要求2所述的显示装置，其特征在于具有向所述第1组的数据线供给驱动所述点的驱动信号的第1驱动电路、向所述第2组的数据线供给驱动所述点的驱动信号的第2驱动电路，所述第1驱动电路向所述第1组的各个数据线供给在相邻数据线之间极性相反的驱动信号，所述第2驱动电路向所述第2组的各个数据线供给在相邻数据线之间极性相反、并且与所述第1驱动电路供给所述第1组的各个数据线的驱动信号极性相反的驱动信号。
6.根据权利要求3所述的显示装置，其特征在于具有向所述第1组的数据线供给驱动所述点的驱动信号的第1驱动电路、向所述第2组的数据线供给驱动所述点的驱动信号的第2驱动电路，所述第1驱动电路向所述第1组的各个数据线供给在相邻数据线之间极性相反的驱动信号，所述第2驱动电路向所述第2组的各个数据线供给在相邻数据线之间极性相反、并且与所述第1驱动电路供给所述第1组的各个数据线的驱动信号极性相同的驱动信号。
全文摘要
一种显示装置，具有在一对基板中一方的基板上形成多条呈矩阵状相互交叉的数据线及扫描线，把数据线中的第1组数据线引出到作为所述基板的其中一边的第1边上，把多条数据线中的第1组数据线以外的第2组数据线引出到基板的边中的与第1边相对位置上的第2边上，基板的面被多条数据线及扫描线分隔成多个点，由多个相邻的规定个数的点的组构成多个像素(Ga1、Ga2、Ga3、...)的显示部(1a)，与构成显示部上1个像素的规定个数的点相连的数据线全部被引出到基板边中的同一边上。从而可提供一种不需要倒频电路、小型廉价且能够显示彩色自然画面的显示装置。
文档编号G09F9/00GK1400580SQ021265
公开日2003年3月5日 申请日期2002年7月24日 优先权日2001年7月27日
发明者齐藤润一, 藤由达巳, 山田幸光 申请人:阿尔卑斯电气株式会社