专利名称：显示控制装置及具备该显示控制装置的显示装置的制作方法
技术领域：
本发明涉及对应来自外部的显示数据而输出驱动信号至显示部的驱动器电路的显示控制装置，特别是涉及具备提高动画显示性能、及显示控制装置的显示装置。
背景技术：
主动矩阵型液晶显示装置中，将由外部系统所输入的显示数据变换成灰度电压，并将该灰度电压作为漏极电压供给至液晶显示面板，而实现灰度显示。近年来，如此的主动矩阵型液晶显示装置中，朝液晶面板的大画面化、高色纯度化而发展。
但，现在一般的TFT液晶材料的反应速度为20～40ms左右，此成为动画显示时留下残像感的主要原因，实时上无法获得充分的显示性能。特别是比起“由白至黑”或“由黑至白”的显示变化的情形，“由中间灰度至中间灰度”的变化其液晶的反应速度一般而言较慢，有时需要3倍至4倍的时间。
此种问题的解决方法，已知有例如特开2000-221475号公报中所揭示，在存储器中储存1帧(区域)前的显示数据，在下一帧时比较所储存的显示数据与外部所输入的新显示数据，根据该比较结果变换显示数据，对应该变换的显示数据而实现灰度显示。
使用上述技术，可改善中间灰度显示的反应速度，表面上看起来，可获得较以前良好的显示品质。
但上述现有技术中，有必要持续保持1帧的显示数据，且必须同时进行对存储器的读写动作，故需要2帧的存储器容量。结果，引起基板安装面积的大型化、消耗电力增大、高价格化等的问题。
发明内容
本有鉴于上述现有技术的问题点，发明的目的在于提供一种可获得抑制存储器安装面积及消耗电力的增加、特别是价格的增大，动画显示时无残像感而有良好显示品质的显示控制装置，及具备其的显示装置。
为达到上述目的的显示控制装置，在对应来自外部的显示数据而输出驱动信号至显示部的驱动器电路的显示控制装置中，其特征为具备存储器，储存上述显示数据；显示数据变换机构，比较来自外部的第n(n为自然数)帧的显示数据及暂时储存于上述存储器中的第(n-1)帧的显示数据，根据该比较结果，产生为显示第n帧的上述驱动数据信号，并将该驱动数据信号输出至上述驱动器电路；存储器控制机构，自上述存储器读出上述第(n-1)帧的N(N为大于1的自然数)像素的显示数据，并给予上述显示数据变换机构，对应该第(n-1)帧的N像素的显示数据的读出，在读出该第(n-1)帧的N像素的显示数据的该存储器中的区域，写入上述第n帧的N像素的显示数据。
此外，为达到上述目的的显示装置，其特征为具备上述显示控制装置；上述驱动器电路，接收上述显示控制电路的上述显示数据变换机构所产生的上述驱动数据信号；上述显示部，由上述驱动器电路所驱动。
根据以上的发明，由于比较第n帧的显示数据及第(n-1)帧的显示数据，并根据该比较结果产生为显示第n帧的驱动数据信号，故于动画显示中可获得无残像感的良好显示品质。
此外，本发明中，自存储器依次读出第(n-1)帧的N像素的显示数据，在每次读出该第(n-1)帧的N像素的显示数据时，在读出第(n-1)帧的N像素的显示数据的存储器中的区域中，依次写入第n帧的N像素的显示数据，故存储器的存储容量可不需要2帧的容量，而只需1帧的容量即足够，即可减少存储器的存储容量。因此，可将存储器安装面积及消耗电力的增加、尤其价格的增大抑制至最小限度。特别是压缩显示数据而存储于存储器中，此效果可更加增大。此外，由于存储器的小型化，可在1个电路芯片内形成存储器、显示数据变换机构及存储器控制机构，故能达到显示控制装置的更小型化及低价格化，以及高速处理化。
图1是本发明第1实施方式的液晶显示装置的电路方框图。
图2是本发明第1的实施方式的存储器控制电路的电路方框图。
图3是本发明第1实施方式的移位电路的电路方框图。
图4是显示本发明第1实施方式的存储器控制电路的各种动作定时的定时图。
图5是本发明第1实施方式的数据变换电路的电路方框图。
图6是显示本发明第1实施方式的数据补正电路的动作的流程图。
图7是图6所示的补正代数的流程图。
图8是显示本发明第1实施方式的数据补正中的限制值及系数的说明图。
图9是显示本发明第1实施方式的数据变换电路的各种动作的定时的定时图。
图10是显示本发明第1实施方式的各种状态的显示图案的说明图。
图11是显示本发明第2实施方式的数据补正电路的动作的流程图。
图12是显示本发明第2实施方式的数据变换电路的各种动作的定时的定时图。
图13是显示本发明第2实施方式的各种状态中的显示图案的说明图。
图14是显示本发明第3实施方式的存储器控制电路的电路方框图。
图15是显示本发明第3实施方式的移位电路的电路方框图。
图16是显示本发明第3实施方式的存储器控制电路的各种动作的定时的定时图。
图17是显示本发明第3实施方式的各种状态中的显示图案的说明图。
图18是显示本发明第4实施方式的数据变换电路的电路方框图。
图19是显示本发明第4实施方式的数据变换电路的各种动作的定时的定时图。
图20是显示本发明第4实施方式的加权电路及数据补正电路的动作的流程图。
图21是显示本发明第1实施方式的液晶面板的背面图。
图22是显示本发明第1实施方式中进行显示数据补正及未进行显示数据补正时其亮度变化的说明图。
具体实施例方式
以下，参照
本发明的各种实施方式。
首先，使用图1～图10、图21及图22，说明本发明第1实施方式的液晶显示装置。
本实施方式的液晶显示装置，具备液晶显示面板120、驱动该液晶显示面板20的驱动器121、122，输出信号至驱动器121、122的控制电路100。
液晶显示面板120虽未图示，但其具有互相垂直的多条漏极线及多条栅极线，及对应该交叉部而设置的像素电极。该液晶显示面板120的像素数，在本实施方式中，为1024×3×768，各像素中输入有8比特的显示信号。
至于驱动器121、122，则有施加电压至液晶显示面板120的多条漏极线的漏极驱动器121，及施加电压至液晶显示面板120的多条栅极线的栅极驱动器122。
控制电路100具有将来自外部的显示数据102a等变换成对应液晶显示面板109的驱动的驱动数据信号等的TCON(Timing Convertor)电路110，及自外部接收电力并将电力供给至各部的电源电路111。TCON电路110及电源电路111形成于一片控制基板上。此外，TCON电路110成为1个芯片。
TCON电路110具备电平变换电路109，将作为来自外部的差动信号的显示数据102a等变换为作为CMOS信号的显示数据102等；显示数据存储器104，以1帧储存作为CMOS信号的显示数据102；存储器控制电路(存储器控制机构，数据压缩机构)103，控制往该显示数据存储器104的数据写入及读出；显示数据变换电路(显示数据变换机构，数据扩展机构)112，由来自电平变换电路109的第n帧的显示数据102及储存于显示数据存储器104的第(n-1)帧的显示数据116，产生驱动数据信号117；定时信号产生电路108，根据来自外部的控制信号101，产生各种定时信号113、114、115。此外，此处设定作为差动信号的显示数据102a由外部输入，若其为作为CMOS信号的显示数据的情形时，当然不需要电平变换电路109。此外，若以差动信号或CMOS信号以外的形式而自外部输入显示数据时，将对应该信号的传送器IC使用于电平变换电路中即可。
形成有控制电路100的控制基板上，如图1及图21所示，设置有与外部进行信号连接的输入连接器131、与漏极驱动器121进行信号连接的漏极驱动器FPCC(弹性印刷电路)132、及与栅极驱动器122进行信号连接的栅极驱动器FPCC(弹性印刷电路)133。输入连接器131处除了来自外部的显示数据102a及控制信号101a之外，也通有来自外部的电力111a。此外，漏极驱动器FPCC132处有驱动数据信号117及定时信号114通过，而栅极驱动器FPCC133处有定时信号113通过。此外，图21是由里侧所见的液晶显示面板120的图。
存储器控制电路103与显示数据存储器104以宽16比特的数据总线107连接。如此，相对于显示数据存储器104的数据总线宽为16比特，来自外部的显示数据102则为24比特(＝8比特×3)，故存储器控制电路103具有将显示数据102变换成16比特的显示数据的功能。
存储器控制电路103，如图2所示，具备存储器控制信号产生电路201，由控制信号101产生存储器控制定时信号105；4进位计数器204，计数包含于控制信号101中的同步信号202而产生计数信号(0，1，2，3，0，1，…)205；显示数据压缩电路(深度方向压缩机构)209，对每1像素，将24比特的显示数据压缩成16比特的显示数据；4个移位电路206-1～206-4，根据同步信号202而将压缩过的显示数据207-0变为分别落后4时钟的相位；选择电路208，对应计数信号205所示的计数值而自多个移位电路206-1～206-4中选择其中之一的输出；写入显示数据缓冲器210，暂时储存来自选择电路208的输出，并将其作为显示数据106而写入显示数据存储器104中；读取显示数据缓冲器211，读取显示数据存储器104内所存储的显示数据，将其暂时储存后输出至数据变换电路112。4个移位电路206-1～206-4互相串联，如图3所示，各自具有对应同步信号202而保持有1时钟的显示数据的4个闩锁电路301，301，…。
此外，本实施方式中，时间轴方向压缩机构构成为具有存储器控制电路103的构成要素中的4进位计数器204、4个移位电路206-1～206-4、及选择电路208。
显示数据变换电路112，如图5所示，具备数据选择信号产生电路501，根据来自定时信号产生电路108(图1)的定时信号115而产生信号502-1～502-4及选择信号(0、1、2、3、4、0、1、…)503；4个闩锁电路502-1～502-4，依据闩锁信号502-1～502-4而保持来自存储器控制电路103的读取显示数据116；选择电路506，对应选择信号503所示的值而选择来自多个闩锁电路502-1～502-4中之一的输出；数据补正电路508，比较来自该选择电路506的第(n-1)帧显示数据与来自外部的第n帧显示数据102以产生驱动数据信号117。
此外，本实施方式中，数据扩展机构构成为具有显示数据变换电路112的构成要素中的数据选择信号产生电路501、4个闩锁电路502-1～502-4、及选择电路506。
其次，说明以上所说明的液晶显示装置的动作。
如图1所示，来自外部的显示数据102a及控制信号101a于TCON电路110内的电平变换电路109处进行电平变换。电平变换后的控制信号101会送至存储器控制电路103及定时信号产生电路108，电平变换后的显示数据102会送至存储器控制电路103及显示数据变换电路112。
如图2所示，显示数据102输入至存储器控制电路103的数据压缩电路(深度方向压缩机构)209，此处，在每1像素，24(＝8×3)比特的显示数据102会被压缩成与存储器数据总线107的总线宽一致的16比特的显示数据207-0，即显示数据于深度方向压缩。具体而言，例如使用R(红)的8比特数据中的高位5比特，使用G(绿)的8比特数据中的高位6比特，使用B(青)的8比特数据中的高位5比特，可将24比特的显示数据102压缩成16比特的显示数据207-0的2/3。
存储器控制电路103的存储器控制信号产生电路201由控制信号101中产生存储器控制定时信号105。此外，4进位计数器204若接收到包含于控制信号101中的显示每1水平期间的开始定时的显示定时信号203，如图4所示，以0、1、2、3、0、1、2、…对控制信号101中所含的同步信号202加以计数而产生计数信号(0、1、2、3、0、1、2、…)205。
存储器控制电路103的各移位电路206-1～206-4中若输入显示数据207-0～207-3，则根据同步信号202保持有4时钟之后将其输出。因此，在第1移位电路206-1中，如图4所示，将输入显示数据207-0延迟4时钟相位的移位显示数据207-1输出，在输入移位显示数据207-1的第2移位电路206-2中，更将其延迟4时钟相位，最后，在第4移位电路206-4输出对于输入显示数据207-0延迟16时钟相位的移位显示数据207-4。因此，例如假设各像素的输入显示数据207-0为d0、d1、d2、…情况，第4移位电路206-4所输出的移位显示数据207-4为d0、d1、…之时，第3移位电路206-3输出的移位显示数据207-3则为移位了4时钟的d4、d5、…，第2移位电路206-2所输出的移位显示数据207-2为更移位了4时钟的d8、d9、…，第1移位电路206-1所输出移位显示数据207-1则为更移位了4时钟的d12、d13、…。
存储器控制电路103的选择电路208，对应计数信号205所示的计数值而选择来自多个移位电路206-1～206-4中的之一的输出。具体而言，如图4所示，计数信号205显示0时，选择来自第4移位电路206-4的移位显示数据207-4，即d0，其次，计数信号显示1时，选择来自此时的第3移位电路206-3的移位显示数据207-3，即d5，再接着，计数信号显示2时，选择来自此时的第2移位电路206-2的移位显示数据207-2，即d10，而更其次，计数信号显示3时，选择来自此时的第1移位电路206-1的移位显示数据207-1，即d15。即，来自选择电路208的输出，在d0～d19的20像素的显示数据之中，在每5(后述的N0的值)像素的显示数据抽出1像素的显示数据d0、d5、d10、d15，输入显示数据207-0于时间轴方向压缩为1/5。
在写入显示数据缓冲器210中，若来自选择电路208的显示数据累积了相当于20像素(d0、d5、d10、d15)后，将其作为写入显示数据106，跟随包含于存储器控制定时信号105的写入定时信号213，写入于存储器104。此时，写入显示数据缓冲器210在对应于包含于存储器控制定时信号105的地址信号215的存储器104中的区域，进行写入显示数据106的写入。该显示数据存储器104的存储容量，是1帧的显示数据量。但，不需存储1帧的来自外部的显示数据102的容量，而如前述所述，在该存储器104存储显示数据的前阶段，将来自外部的显示数据于深度方向压缩为2/3，于时间轴方向压缩为1/5，故该存储器104的存储容量为存储1帧的来自外部的显示数据102的容量的2/15(＝2/3×1/5)的容量即足够。
存储器控制电路103的存储器存取，如图4所示，以1循环实行20时钟，该1循环的后半部，会实行如以上所说明的将写入显示数据106写入于存储器104。另一方面，在1循环中的前半部，存储器104中的1帧前的显示数据会由读取显示数据缓冲器211所读取。读取显示数据缓冲器211根据存储器控制定时信号105所包含的读取定时信号214，由对应同样包含于存储器控制定时信号105的地址信号215的存储器104中的区域，依次读取相当于1帧前的20像素的显示数据q0、q5、q10、q15，在累积相当于20像素的显示数据时，将其送至数据变换电路112。1循环中的读取/写入动作所使用的地址信号215，显示存储器104中的相同区域。因此，若于1循环的前半部由存储器104读取第(n-1)帧的前面部分的相当于20像素的显示数据q0、q5、q10、q15，则在该循环的后半部，在与第(n-1)帧的显示数据q0、q5、q10、q15的存储区域相同的区域，写入第n帧的先头部分的相当于20像素的显示数据d0、d5、d10、d15。接着，在下-个循环的前半部，由存储器104读取第(n-1)帧的相当于20像素的显示数据q20、q25、q30、q35，在后半部，在与第(n-1)帧的显示数据q20、q25、q30、q35的存储区域相同的区域，写入第n帧的相当于20像素的显示数据d20、d25、d30、d35。
如以上所述，本实施方式中，因每次由显示数据存储器116依次读取第(n-1)帧的相当于N(本实施方式中N为20)像素的显示数据106，给予显示数据变换电路112，并读取第(n-1)帧的N像素的显示数据116时，在读出读取显示数据116的存储器104中的区域，依次写入第n帧的N像素的显示数据106，故存储器的存储容量可不需要2帧的容量，只需1帧的容量即足够。如此，为使存储容量只需1帧，而交互地反复进行N像素的显示数据的读取及于该区域的写入，其所必要的环境乃如本实施方式那样，存储于存储器的数据有正确规则依次存储，并且以存储的顺序再依次读取的特殊环境下方为可能，而于使用一般的计算机存储器的环境，在不规则定时存储不规则的数据，在不规则定时仅读取特定的数据的环境，当然为不可能。
如图5所示，在数据变换电路112的数据选择信号产生电路501，根据来自定时信号产生电路108(图1)的定时115而产生闩锁信号502-1～502-4及选择信号(0、1、2、3、4、0、1、…)503。闩锁信号502-1～502-4将来自存储器控制电路103的前帧的相当于20像素的读取显示数据116分别作为闩锁显示数据505-1～505-4，在仅能保持同步信号202的20时钟的定时产生。因此，各闩锁电路504-1～504-4根据所对应的各闩锁信号502-1～502-4，将来自存储器控制电路103的前帧的相当于20像素的读取显示数据116作为闩锁显示数据505-1～505-4，而仅保持同步信号202的20时钟。
数据选择信号产生电路501，如图9所示，更对于包含于定时信号115的同步信号202，每5时钟计数一次，计数值成为4时则再度由0开始计数，该计数值(0、1、2、3、4、0、1、…)作为选择信号503，而输出至选择电路506。选择电路506对应选择信号503所示的计数值，而选择多个闩锁电路504-1～504-4中之一的输出。因此，例如输入至数据变换电路112的读取显示数据116为q0、q5、q10、q15时，选择电路506首先会将5时钟的保持于第1闩锁电路504-1的q0输出至数据补正电路508，其次，将5时钟的保持于第2闩锁电路504-2的q5输出，最后，再将5时钟的保持于第4闩锁电路504-4的q15输出。因此，输入有来自选择电路506的显示数据507的数据补正电路508，对由显示开始位置的第0像素的显示数据至第4像素的显示数据，会将其识别为q0，而对由第5像素的显示数据至第9像素的显示数据，会将其识别为q5，以下，则以每5像素的显示数据，将其识别为q10、q15。
数据补正电路508比较如以上所输入的第(n-1)帧的显示数据507与第n帧的显示数据102，而产生驱动数据信号117，将其给予漏极驱动器117(图1)。
此处，对以数据补正电路508制作驱动数据信号117的步骤，以图6及图7所示流程图加以说明。此外，这些流程图中，表示关于自显示开始位置起第X显示数据的处理，d(X)表示自显示开始位置起第X输入显示数据102，q(X)表示自开始位置第X的前帧的显示数据507，D(X)表示对应自开始位置起第X的像素的驱动数据信号117所对应的显示数据。
如图6的流程图所示，若数据补正电路508中输入了输入显示数据d(X)及前帧显示数据q(X)(步骤1)，则计算两者的差dif(X)(步骤2)。前帧显示数据q(X)会如前所述，每5像素即会产生变化，故可记为q(5*INT(X/5))。其中INT(X)表示将X取为接近0的整数值之意。因此，该步骤2计算dif(X)＝d(X)-q(5*INT(X/5))。此时，前帧显示数据q(X)其R与B压缩为5比特，而G压缩为6比特，相对于此，输入显示数据d(X)的RGB则各为8比特，故该输入显示数据d(X)将R与B当成5比特，将G当成6比特而进行以上的计算。
其次，判断差dif(X)的绝对值是否大于1(步骤3)，差dif(X)的绝对值若为1以下，则对前帧显示数据的灰度变化几乎是无，换言之，判断为几乎是静止图像，而将输入显示数据d(X)作为驱动数据信号所对应的显示数据D(X)，并将该显示数据D(X)变换为驱动数据信号117，而给予漏极驱动器117(图1)(步骤4)。另一方面，差dif(X)的绝对值大于1时，则判断为有灰度变化的动画像，进行补正代数(步骤5)。此外，此处对于差dif(X)的绝对值以1为基准而进行大小的判断，但该基准值可配合液晶面板的特性而使用2、3等的值。
该补正代数中，首先如图7的流程图所示，数据补正电路508判断差dif(X)是否小于0，换言之，灰度是否变得较前帧为小，更换言之，亮度使否降低(步骤11)。
接着，在(A)dif(X)＞0的情况下，即，亮度提高时，进行步骤12～步骤16，并分成以下的(1)～(3)的情况，决定各情况的驱动数据信号D(X)。
(1)d(X)≥1imit2(步骤13中为‘否’)D(X)＝d(X)(2)Limit2＞d(X)≥Limit1(步驟13中为‘是’)D(X)＝d(X)+kr2×dif(X)(3)Limit1＞d(X)＞0(步骤12中为‘是’)D(X)＝d(X)+kr1×dif(X)此外，在(B)dif(X)＜0情况下，即，亮度降低时，进行步骤17～步骤19，并分成以下的(1)，(2)的情况，决定各情况的驱动数据信号D(X)。
(1)d(X)≥Limit1(步骤17中为‘否’)D(X)＝d(X)+kf2×dif(X)(2)Limit1＞d(X)＞0(步骤17中为‘是’)D(X)＝d(X)+kf1×dif(X)此外，以上对限制值Limit1、限制值Limit2、变换系数kr1、变换系数kr2、变换系数kf1、及变换系数kf2，例如采用图8所示的值。此外，关于同一图中所示的各值，优选为配合液晶面板的特性及灰度电压等而适当变更。此外，如同适当变更这些变换系数一样，在液晶显示装置的任一者中设置系数变更切换器，接受来自该系数变更切换器的信号，由数据补正电路508配合该信号进行变换系数的变更也可。
其次，以图10说明对某一显示图案，具体上如何进行数据补正。
例如，第(n-1)帧的输入显示数据的图案若如图10A所示时，在存储器104中，存储第(n-1)帧的第0行及第5行，第1行～第4行则以与第0行为相同的显示数据来处理，第6行～第9行则以与第5行为相同的显示数据来处理，故第(n-1)帧的存储器数据会显示如图10B般。此外，如图10C所示，即使第n帧的输入显示数据的图案相对于第(n-1)帧的输入显示数据的图案为右移3像素的图案，存储器104也存储第n帧的第0行及第5行，第1行～第4行视为与第0行为相同显示数据而处理，第6行～第9行则视为与第5行为相同显示数据而处理，故第n帧的存储器数据可表示为如图10D。
若假设使用第(n-1)帧的存储器数据(图10B)与第n帧的输入显示数据(图10C)，产生第n帧的驱动数据信号(图10E)。此时，因(A，0)～(A，4)，(A，6)～(A，9)，(B，0)～(B，3)，(B，7)～(B，9)，(C，8)，(C，9)，(D，9)，(E，0)～(E，3)，(F，0)～(F，3)的任一者的显示数据皆为Ba，故第(n-1)帧的存储器数据与第n帧的输入显示数据于该等区域的第n帧的输入显示数据不会有所补正，直接变换成该等区域的第n帧的驱动数据信号。此外，因(B，4)，(C，3)，(C，4)，(D，3)～(D，8)，(E，4)～(E，9)，(F，4)～(F，9)的任一者的显示数据皆为Bb，故第(n-1)帧的存储器数据与第n帧的输入显示数据于该等区域的第n帧的输入显示数据也并未有所补正，直接变换成该等区域的第n帧的驱动数据信号。
另一方面，(C，0)～(C，2)，(D，0)～(D，2)的区域中，第(N-1)帧的存储器数据为Bb，相对于此，第N帧的显示数据Ba较为明亮，故较显示数据Ba明亮的Bba被使用为该区域的显示数据，并变换该显示数据为驱动数据信号。此外，(A，5)，(B，5)，(B，6)，(C，5)～(C，7)的区域中，第(N-1)帧的存储器数据为Ba，相对于此，第N帧的显示数据为Bb，其较暗，故显示数据Bb为暗的Bab被使用为该区域的显示数据，并变换该显示数据为驱动数据信号。
即，本实施方式中，显示数据为较前帧的显示数据明亮时，则产生实行较该显示数据明亮的显示的驱动数据信号，而于显示数据为较前帧的显示数据为暗时，则产生实行较该显示数据暗的显示的驱动数据信号，因而能提高目视上的反应速度。例如，图22所示，前帧显示数据所示的亮度为图中的“变化前”，本次的显示数据所示的亮度为图中的“目标”的值，较前回的亮度提高，且两者的亮度差为较进行了以上说明的补正的亮度差的上时，如图中的“设定1”“设定2”“设定3”，通过产生使亮度较目标亮度为高的驱动数据信号，即可使由“变化前”的亮度达到“目标”的亮度的时间变短。此外，“设定1”“设定2”“设定3”分别显示改变先前所述的变换系数的值时的状态。
如以上所述，本实施方式中，比较显示数据与前帧的显示数据，而决定驱动数据信号，而可提高目视上的反应速度。此外，本实施方式中，如前所述，对存储前帧的显示数据的存储器104的存取形式下了一番功夫，不仅存储器的存储容量以1帧的显示数据的存储容量即足够，且将显示数据压缩为2/15而存储于存储器，故可使存储器的存储容量变得非常少。结果，可达到基板安装面积的小型化，显示电力的低减化，及低成本化。此外，由于可求得存储器104的小型化，故如图1所示，可使包含该存储器104的TCON电路110成1芯片，以达到更小型化，省电力化，以及高速处理化。此外，本实施方式中，若第(n-1)帧的显示数据与第n帧的显示数据的偏差为预定值以下时，由于并不进行对第n帧的显示数据的补正，故可抑制静止图像又接近静止图像的状态时的色彩偏差。
此外，本实施方式中，将电平变换电路109收容于TCON电路110内，但也可将其置于TCON电路110外。
其次，使用图11～图13说明关于本发明的第2的实施方式的液晶显示装置。
本实施方式将对存储器104写入定时的相位及读取定时的相位加以错位，其它的构成及动作，基本上则与第1的实施方式相同。
第1实施方式中，在输入显示数据为q0、q1、q2、q3、q5、q6、…情况下，以显示开始位置的数据q0为基准，而将每5像素的数据q0、q5、q10、…存储于存储器104中，但本实施方式中，以由显示开始位置的数据错位2像素的q2为基准，而存储每5像素的数据q2、q7、q12、…于存储器104。
此外，如图12所示，以自显示开始位置的第0像素至第4像素为止的数据为q2，以自第5像素至第9像素为止的显示数据为q7，以自第10像素至第14像素为止的数据为q12，而给予数据补正电路508。换言之，如图11所示流程图，数据补正电路508，在输入显示数据d(X)及前帧显示数据q(X)输入(步骤1)，计算两者的差dif(X)的阶段时(步骤2a)，将q(X)当作q(5*INT(X/5)+2)来处理。
因此，第(n-1)帧的输入显示数据的图案，第n帧的输入显示数据的图案，若分别如图13A及图13C所示时，存储器104中存储第2行与第7行，第0行～第4行当作与第2行为相同显示数据而处理，第5行～第9行当作与第7行为相同显示数据而处理，故若显示这些存储器数据，则分别如图13B及图13D所示。当然，本实施方式中，即使为与第1实施方式相同的输入显示图案(图10A、C)，与其比较的存储器数据的显示图案相异，故驱动数据信号的图案(图13E)也与第1的实施方式相异。
在此，若整理第1实施方式及第2实施方式中的数据的时间轴方向压缩，则自外部依次输入的显示数据为d(0)、d(1)、d(2)、d(3)、…，则这些输入显示数据会以d(0·N0+m)，d(1·N0+m)，d(2·N0+m)，…，d(k·N0+m)，…存储于存储器104。此外，N0为对存储器104写入的单位的上述相当于N(＝20)像素的N的自然数的1，且为自然数，在第1及第2实施方式中为5。换言之，N0的自然数倍为N。此外，k与m皆为0以上的整数，而N0＞m，m在第1的实施方式中为0，在第2的实施方式中为2。
其次，以图14～图16说明有关本发明第3实施方式的液晶显示装置。
在以上的实施方式中，皆在5(前述的N0的值)像素的输入显示数据之中，以1像素的显示数据为代表值而存储于存储器中，在使用存储器显示数据时，将所有5像素的显示数据皆当作与存储于存储器的代表值相同而使用。相对于此，本实施方式中，求取5像素的输入显示数据的平均值，将该平均值作为代表值而存储于存储器中，在使用存储器显示数据时，将所有5像素的输入显示数据皆当作与存储于存储器的代表值，即与平均值相同而使用。
因此，本实施方式中，进行对存储器104的显示数据写入控制的存储器控制电路103a与第1的实施方式，其它则基本上与第1实施方式相同。
该存储器控制电路103a，如图14所示，具备彼此串联的4个移位/平均化电路1401-1～1401-4、及连接于各移位/平均化电路1401-1～1401-4的输出侧的闩锁电路1404。各移位/平均化电路1401-1～1401-4，如图15所示，具备彼此直接连接的5个闩锁电路1501-1～1501-4、及求取保持于各闩锁电路1501-1～1501-4中的显示数据的平均值的平均值算出电路1502。例如，某一移位/平均化电路1401-N中所输入的显示数据为d0、d1、d2、d3、d4，而第5闩锁电路1501-5保持d4时，第4闩锁电路1501-4，第3闩锁电路1501-3，第2闩锁电路1501-2，第1闩锁电路1501-1分别保持d3、d2、d1、d0。在平均值算出电路1502中，求取各闩锁电路1501-1～1501-4所保持的显示数据d0、～、d4的平均值A0，并将该平均值A0给予选择电路208。此外，第5闩锁电路1501-1将d4给予邻接的移位/平均化电路1401-(N+1)。
如图14所示，24比特的显示数据102在存储器控制电路103a的数据压缩电路209变换成16比特的显示数据，故输入第1移位/平均化电路1401-1。如前所述，第1移位/平均化电路1401-1求取所输入的5像素的显示数据的平均值，再将其输出至选择电路208，将显示数据移位5像素，并将该显示数据1402-1传至第2移位/平均化电路1402。以下，各移位/平均化电路1401-2、-3、-4也进行相同的处理。
假设如图16所示，第4移位/平均化电路1401-4向选择电路208输出A4以作为平均显示数据1403-4，此时，第3移位/平均化电路1401-3会保持5像素后的平均显示数据A9，选择电路208透过1个闩锁电路1404，故A8会被输入作为平均显示数据1403-3。相同地，第2移位/平均化电路1401-2透过2个闩锁电路1404而输出A12至选择电路208作为平均显示数据1403-2，第1移位/平均化电路1401-1透过3个闩锁电路1404而输出A16至选择电路208作为平均显示数据1403-1。
选择电路208与第1的实施方式相同，对应来自4进位计数器204的计数信号所示的计数值，选择来自各移位/平均化电路1401-1～1401-4的平均显示数据1403-1～1403-4中的1个。选择电路208，如图16所示，计数值为0时，选择来自第4移位/平均化电路1401-4的平均显示数据1403-4。若该选择的平均显示数据1403-4为A4，选择电路208其次接收计数值1，并选择A9作为第3移位/平均化电路1401-3的平均显示数据1403-3。以下，选择电路208每次依次接收计数值2、3时，选择A14作为平均显示数据1403-2，而选择A19作为平均显示数据1403-1。
选择电路208所选择作为平均显示数据1403-1～1403-4的A4、A9、A14、A19，与第1的实施方式相同，暂时储存于写入显示数据缓冲器210中，再存储于存储器104。
在此，以图17说明对于本实施方式的输入显示数据的存储器显示数据及驱动数据信号。
第(n-1)帧的输入显示数据的图案，第n帧的输入显示数据的图案若分别如图17A及图17C所示时，在存储器104中会存储自第0行至第4行的显示数据的平均值，及自第5行至第9行的显示数据的平均值，故若表示这些存储器显示数据，则分别如图17B及图17D所示。
假设如图17A、B所示，A列的第0行至第4行及D列的第5行至第9行的显示数据的平均值为Bc1，B列的第1行至第4行及F列的第5行至第9行的显示数据的平均值为Bc3，C列及D列的第0行至第4行的显示数据的平均值为BB，E列及F列的第0行至第4行的显示数据的平均值为Bc4，A列～C列的第5行至第9行的显示数据的平均值为Ba。此时，平均显示数据的灰度以Ba、Bc1、Bc2、Bc3、Bc4、Bb的顺序而由明→暗，在比较第(n-1)帧的显示数据与第n帧的显示数据而进行补正时，对于在此顺序中离开3顺序以上的显示数据进行补正，而仅离开2顺序以下的则不补正。例如，第(n-1)帧的显示数据Ba，第n帧的显示数据Bc3、Bc4、BB时，进行补正，而第(n-1)帧的显示数据Ba，第n帧的显示数据Ba、Bc1、Bc2时，不进行补正。
在以上的假定的前提下，以如图17B所示的第(n-1)帧的存储器显示数据及如图17C所示的第n帧的输入显示数据，制作驱动数据信号时，在第n帧的输入显示数据之中，对A列全部，B列全部，C列的第3行～第9行，D列的第3行及第4行，E列及F列的第5行～第9行，不需进行补正，直接成为图17E所示的驱动数据信号。相对于此，第(n-1)帧的C列及D列的第0行至第3行的存储器数据Bb及第n帧的C列及D列的第0行至第3行的输入显示数据Ba，因在前述的明暗顺序中离开3顺序以上，故第(n-1)帧的存储器数据Bb，而对第n帧的输入显示数据Ba进行补正，如图17E所示，可获得驱动数据信号Bba。以下相同，对于其它的区域，对第n帧的输入显示数据Ba、Bb、Ba进行补正，而获得驱动数据信号Bc4a、Bc4B、Bc1a。
其次，以图18～图20说明关于本发明的第4实施方式的液晶显示装置。
第1、第2及第3实施方式中，皆在5像素的输入显示数据中，以相当于1像素的显示数据作为代表值而存储于存储器，而在使用存储器显示数据时，将所有5像素的显示数据，皆以与存储于存储器的相当于1像素的代表值相同而使用。相对于此，本实施方式中，在5像素的输入显示数据的中，以1像素的显示数据为代表值存储于存储器，在使用存储器显示数据时，以对存储于存储器的相当于1像素的代表值进行加权后的值，作为5像素的显示数据而使用。
因此，本实施方式中，处理自存储器104读取出的存储器显示数据的数据变换电路112a，与第1的实施方式相异。
该数据变换电路112a，如图18所示，在第1的实施方式中的数据变换电路112(图5)的选择电路506与数据补正电路508之间，设置加权电路1812及闩锁电路1810。因此，至选择电路506的动作为止，与第1的实施方式相同。
如图19所示，与第1的实施方式相同，在存储器读取显示数据116为q0、q5、q10、q15时，各闩锁电路504-1～504-4的闩锁数据1807-1～1807-4，在相当于1循环的20时钟的期间，会成为q0、q5、q10、q15。选择电路506依据来自数据选择信号产生电路1801的计数信号A1804(0、1、2、3、0、1、…)，依次将作为选择显示数据1809的q0、q5、q10、q15的各5时钟，输出至加权电路1812及闩锁电路1810。该选择显示数据1809于闩锁电路1810中其相位被延迟5时钟，并作为延迟显示数据1811而被数出至加权电路1812。加权电路1812中，以来自数据选择信号产生电路的计数信号B1805(0、1、2、3、4、0、1、…)、选择显示数据1809、及延迟显示数据1811，而产生传送至数据补正电路508的显示数据507。此外，在选择显示数据1809为自第0像素至第4像素为止的显示数据的代表值，即第0像素的显示数据q0时，延迟显示数据1811则成为自第5像素至第9像素的显示数据的代表值，即第5像素的显示数据q5。
在加权电路1812中，如图20所示，判断来自数据选择信号产生电路的计数信号B1805(0、1、2、3、4、0、1、…)所示的计数值为多少，如计数值为0时，作为选择显示数据1809的q(X)直接作为显示数据q’(X)而给予数据补正电路508。此外，若计数值为1时，将作为选择显示数据1809的q(X)乘以3/4倍，作为延迟显示数据的q(X+5)乘以1/4倍，再将二者相加所得者作为显示数据q’(X)(＝3/4×q(X)+1/4×q(X+5))给予数据补正电路508。以下，在计数值为2及3时，将作为选择显示数据1809的q(X)乘以2/4倍，作为延迟显示数据的q(X+5)乘以2/4倍，再将二者相加所得作为显示数据q’(X)(＝1/2×q(X)+1/2×q(X+5))给予数据补正电路508，在计数值为4时，将作为选择显示数据1809的q(X)乘以1/4倍，作为延迟显示数据的q(X+5)乘以3/4倍，再将二者相加所得作为显示数据q’(X)(＝1/4×q(X)+3/4×q(X+5))给予数据补正电路508。在加权电路1812中，若例如输入q0作为选择显示数据1809，而输入q5作为延迟显示数据时，在计数值为0时，输出q0作为第0像素的显示数据，计数值为1时，输出(3/4·q0+1/4·q5)作为第1像素的显示数据，计数值为2、3时，输出(＝1/2·q0+1/2×q5)作为第3像素及第4像素的显示数据，计数值为4时，输出(1/4·q0+3/4·q5)作为第4像素的显示数据。
此外，本实施方式，如在第1实施方式的存储器存储形式时，由存储于存储器的代表值而产生5像素的显示数据，但在第2及第3的实施方式的存储器存储形式时，本实施方式相同，也可存储于存储器的代表值产生5像素的显示数据。
此外，以上所有实施方式，虽然皆以液晶显示装置为对象，但本发明并不限定于此，例如也能适用于等离子显示装置或EL(ElectroLuminescence)显示装置等。
权利要求
1.一种显示控制装置，对应来自外部的显示数据而输出驱动数据信号至显示部的驱动器电路，其特征在于具备存储器，储存所述显示数据；显示数据变换机构，比较来自外部的第n(n为自然数)帧的显示数据与暂时储存于所述存储器的第(n-1)帧的显示数据，对应该比较结果而产生显示第n帧的所述驱动数据信号，并将该驱动数据信号输出至所述驱动器电路；存储器控制机构，由所述存储器读取所述第(n-1)帧的N(N为大于1的自然数)像素的显示数据，并给予所述显示数据变换机构，对应该(n-1)帧的N像素的显示数据的读取，而自读取该第(n-1)帧的N像素的显示数据的该存储器中的区域，写入所述第n帧的N像素的显示数据。
2.如权利要求1所述的显示控制装置，其特征在于具备压缩写入于所述存储器的所述显示数据的数据压缩机构。
3.如权利要求2所述的显示控制装置，其特征在于所述数据压缩机构具备压缩显示数据的每1像素的数据量的深度方向压缩机构。
4.如权利要求2所述的显示控制装置，其特征在于所述数据压缩机构具备压缩显示数据的时间轴方向的数据量的时间轴方向压缩机构，并具备将在所述时间轴方向压缩机构中压缩且存储于所述存储器的所述显示数据加以扩展的数据扩展机构。
5.如权利要求4所述的显示控制装置，其特征在于由外部依次输入的显示数据为d(0)、d(1)、d(2)、d(3)、…，时间轴方向压缩机构分别以d(0·N0+m)、d(1·N0+m)、d(2·N0+m)、…、d(k·N0+m)、…作为N0像素的显示数据的代表值，并将该代表值作为存储于所述存储器的显示数据，k、m皆为0以上的整数，N0为所述N像素的N的自然数的1，且为自然数，N0＞m。
6.如权利要求4所述的显示控制装置，其特征在于所述时间轴方向压缩机构以N0(N0为所述N像素的N的自然数的1，且为自然数)像素的显示数据的平均值，作为该N0像素的显示数据的代表值，将该代表值作为存储于所述存储器的显示数据。
7.如权利要求5所述的显示控制装置，其特征在于所述数据扩展机构以所述时间轴方向压缩机构所压缩而得的所述N0像素的显示数据的所述代表值，作为构成该N0像素的显示数据的N0个各像素的显示数据。
8.如权利要求6所述的显示控制装置，其特征在于所述数据扩展机构以所述时间轴方向压缩机构所压缩而得的所述N0像素的显示数据的所述代表值，作为构成该N0像素的显示数据的N0个各像素的显示数据。
9.如权利要求5所述的显示控制装置，其特征在于所述数据扩展机构使用所述时间轴方向压缩机构所压缩而得的所述N0像素的显示数据(以下，以扩展对象显示数据组表示)的代表值、对应来自外部的显示数据输入顺序的所述扩展对象显示数据组的其次的N0像素的显示数据的代表值、及对于构成所述扩展对象显示数据组的N0个各像素的各显示数据的各代表值所预先决定的加权系数，求取构成该扩展对象显示数据组的N0个的各像素的显示数据。
10.如权利要求6所述的显示控制装置，其特征在于所述数据扩展机构使用所述时间轴方向压缩机构所压缩而得的所述N0像素的显示数据(以下，以扩展对象显示数据组表示)的代表值、对应来自外部的显示数据输入顺序的所述扩展对象显示数据组的其次的N0像素的显示数据的代表值、及对于构成所述扩展对象显示数据组的N0个各像素的各显示数据的各代表值所预先决定的加权系数，求取构成该扩展对象显示数据组的N0个的各像素的显示数据。
11.如权利要求1所述的显示控制装置，其特征在于设所述显示数据变换机构以来自外部的所述第n帧的显示数据为d(X)，以暂时储存于所述存储器的所述第(n-1)帧的显示数据中、对应该d(X)的显示数据为q(X)，以对应该d(X)的所述驱动信号的显示数据为D(X)，以k(d，q)为依附于d(X)及q(X)的0以上的实数，则以下式D(X)＝d(X)+k(d，q)×(d(X)-q(X))求取对应所述驱动数据信号的所述显示数据D(X)。
12.如权利要求11所述的显示控制装置，其特征在于具备变换所述k(d，q)的值的系数变换机构。
13.如权利要求1所述的显示控制装置，其特征在于所述显示数据变换机构在来自外部的所述第n帧的显示数据与暂时储存于所述存储器的所述第(n-1)帧的显示数据的偏差在预定值以内时，不进行依据该第(n-1)帧的显示数据的补正，而将该第n帧的显示数据直接变换成显示第n帧用的所述驱动信号。
14.如权利要求1所述的显示控制装置，其特征在于所述存储器、所述显示数据变换机构、及所述存储器控制机构形成于1个电路芯片内。
15.一种显示装置，其特征在于具备权利要求1所述的显示控制装置；接收所述显示控制电路的所述显示数据变换机构所产生的所述驱动数据信号的所述驱动器电路；由所述驱动器电路驱动的所述显示部。
全文摘要
本发明提供一种显示控制装置，其目的在于可显示良好的动画，且可使存储器的容量变小。数据变换电路(112)比较来自外部的第n帧显示数据(102)与存储于存储器(104)的第(n－1)帧显示数据(116)，而产生传送至驱动器的驱动数据信号(117)。在存储器控制电路(103)每次自存储器(104)读出(n－1)帧显示数据(116)中相当于20像素的显示数据q0、q5、q10、q15后，压缩来自外部的第n帧显示数据(102)中20像素的显示数据(d0～d19)，而产生d0、d5、d10、d15，并将其存储于与存储第(n－1)帧显示数据q0、q5、q10、q15的区域相同的区域。
文档编号G09G3/20GK1421840SQ02129898
公开日2003年6月4日 申请日期2002年8月20日 优先权日2001年11月29日
发明者大石纯久, 新田博幸, 前田武, 大平智秀 申请人:日立制作所股份有限公司