专利名称：显示设备及使用该设备的显示系统的制作方法
技术领域：
本发明涉及一种显示设备和一种使用该设备的显示系统，特别涉及一种低功耗、高清晰度和多灰度图像显示的显示设备及使用该设备的显示系统。
背景技术：
近些年来，在带有绝缘层的玻璃基底或塑料基底等基底上形成多晶硅薄膜的技术快速发展。研究和开发活跃在使用TFT(薄膜晶体管)作为像素部分转换元件的显示设备，其中TFT是使用多晶硅薄膜作为其有源层而形成的，以及有源矩阵显示设备，其中驱动像素的电路是在像素部分的外围形成的。
上述显示设备的最大优点通常是薄、重量轻、功耗低。因为这些优点，这种显示设备用作笔记本计算机等便携式信息处理设备的显示部分或便携式小游戏机的显示部分。
在个人计算机或小游戏机中，显示系统通常在显示设备后面安装一个图像处理设备。这里，显示系统指功能为执行下列处理的系统接收中央处理单元(下文中简称CPU)中执行的运算处理结果并在显示部分显示图像。此外，图像处理设备指接收CPU中执行的运算结果并形成发送给显示系统中显示设备的图像数据的设备。此外，显示设备指将图像处理设备中形成的图像数据在显示部分显示为图像的设备。显示部分指包含很多像素并在其中显示图像的区域。
为了执行大量图像数据的高速显示，图像处理设备通常包括用于图像处理的运算处理设备(下文简称为GPU图形处理单元)、作为存储图像数据的存储设备的视频随机存取存储器、显示处理设备等。
这里，GPU指特定功能为执行形成图像数据的运算处理的专用电路或其中一部分电路的功能为执行形成图像数据的运算处理的电路。因此，如果在CPU中执行部分或全部形成图像数据的运算处理，则CPU包括GPU。此外，图像数据指显示图像的颜色和灰度信息，指能够存储在存储器设备中的这一类电子信号。VRAM存储一屏的图像数据。此外，显示处理设备包括功能为根据图像数据形成发送给显示设备的图像信号的电路。图像信号指在显示设备中改变显示部分灰度的电子信号。例如，在使用液晶显示器的情况下，图像信号对应于应用于像素电极的电压信号。
图2A是第一传统示例的方框结构图，图2B是第二传统示例的方框结构图。在图2A中，显示系统200包括图像处理设备202、显示设备203和显示控制器204，与CPU 201交换数据和控制信号。图像处理设备202包括GPU 205、VRAM 206和显示处理电路207。另一方面，在图2B中，显示系统201包括图像处理设备212、显示设备213和显示控制器213，与CPU 211交换数据和控制信号。图像处理设备212包括GPU 215、GPU 216、VRAM 217、VRAM 218和显示处理电路219。VRAM 206、217和218通常使用双端口RAM，其中一个端口用于写，另一个端口用于读。
在下文中，用于描述显示系统工作的显示图像中构成图像的结构分量(下文中简称结构分量)为字符301和背景302，其中字符301四处移动，如图3所示。
首先讲述图2A中的第一传统示例。CPU 201执行关于字符301的位置和方向、背景302的位置等数据运算。运算结果传递给显示系统200，由GPU 205接收。GPU 205执行将CPU 201的运算结果转换成图像数据的运算处理。例如，GPU 205执行下列运算处理形成字符301的图像数据、形成背景302的图像数据、覆盖图像数据等等，从而将显示图像的颜色和灰度转换成二进制数表示的数据。图像数据存储在VRAM 206中，根据显示定时定期读取。读取的图像数据在显示处理电路207中转换成图像信号，然后传输给显示设备203。这里，例如在使用液晶显示设备的情况下，显示处理电路207对应于执行转换到电压信号的电路，例如DAC(DC转换器)，图像信号对应于与显示部分的像素灰度一致的模拟数据。显示设备203的显示定时控制由显示控制器204执行。
接下来解释图2B中显示的第二传统示例。CPU 211执行关于字符301的位置和方向、背景302的位置等数据运算。运算结果传递给显示系统210，GPU 215和GPU 215分别接收执行运算所必须的结果。在该传统示例中，GPU 215接收CPU的运算结果中关于字符301位置和方向的运算结果。此外，GPU 216接收CPU运算结果中关于背景302位置的运算结果。随后，GPU 215形成字符301的图像数据。形成的字符图像数据存储在VRAM 217中。此外，GPU 216形成背景302的图像数据。形成的背景图像数据存储在VRAM 218中。然后，GPU 215和GPU 216彼此同步，读取存储在VRAM 217中的字符图像数据和存储在VRAM 218中的背景图像数据，GPU 216负责合成图像数据。合成的整个图像数据根据显示处理电路219中的显示定时转换成图像信号，然后传输给显示设备213。显示控制器214负责显示设备213的显示定时控制。
在图2A显示的第一传统示例中，字符和背景的图像数据是在GPU205中形成的，所以，在经常刷新字符和背景的图像数据的情况下运算量是巨大的。另一方面，要求VRAM 206的存储容量要足够存储一屏的图像数据。此外，每次在显示设备中执行各帧显示图像的重新成像(下文中称作图像刷新)时，要从VRAM 206中读取对应于一屏的图像数据。因此，即使是在根本不刷新显示图像的情况下也要进行读取，所以VRAM206的功耗高。相应的，当执行高清晰度和多灰度图像显示时，GPU 205运算量进一步增加，VRAM 206的存储容量进一步增加，这导致图像刷新时功耗增加。
另一方面，在图2B显示的第二传统示例中，GPU 215和GPU 216分别执行字符图像数据的形成和背景图像数据的形成。因此，即使常常刷新字符和背景的图像数据，各个GPU的运算处理量也小于第一传统示例中的GPU 205。但是，需要保留两个VRAM，即需要有大量的存储容量。此外，每次在显示设备中执行图像刷新时需要执行字符图像数据和背景图像数据的覆盖处理。因此，也需要周期性的从VRAM 217和VRAM 218中读取图像数据。即，即使是在根本不刷新字符图像数据或背景图像数据的情况下也要进行读取，所以功耗大。相应的，当执行高清晰度和多灰度图像显示时，VRAM 217和VRAM 218的功耗增加。
如上所述，传统显示系统的结构在显示设备中以高成像速度执行高清晰度和多灰度图像显示时会产生下列问题。即，出现的问题有(1)需要GPU有可观的运算能力，因此增加了GPU的芯片大小，问题(2)需要VRAM有大的存储容量，因此增加了VRAM的芯片大小。这些问题导致图像处理设备的安装面积或安装体积增加。出现的问题还有(3)每次刷新图像时需要从VRAM中读取大量图像数据，因此导致功耗的增加。
发明内容
鉴于上述问题提出了本发明，因此目标是提供这样一种显示设备，(1)能够减少GPU的运算处理量，(2)在显示设备外部不需要存储对应于一屏图像数据的存储设备，(3)在每次刷新图像时不需要从VRAM中周期性的读取数据就能够显示，以及提供一种使用该显示设备的显示系统。
根据本发明，显示设备由各自包括一个存储电路、运算处理电路和显示处理电路的像素和各自具有在任意存储电路中存储图像数据功能的电路构成。显示系统由具有上述结构的显示设备和包括一个GPU的图像处理设备构成。在显示系统中，通过GPU中的运算处理形成构成图像的各个结构分量的图像数据。在各个像素的运算处理电路中，根据图像数据是否对应于预定义图像数据，确定是否输出存储的各个图像结构分量的图像数据。然后，在显示处理电路中将图像数据转换成图像信号。
使用上述使用上述显示设备的显示系统，由此部分在现有技术中在GPU中执行的运算处理可以在像素中执行，剩余的处理在GPU中执行。因此，在根据本发明的显示系统中可以减少GPU的运算处理量。此外，根据本发明的显示系统不需要安装VRAM。从而可以减少构成显示系统的部件数量。而且执行图像刷新不需要执行周期性的从VRAM中读取对应于一屏的图像数据。因此，在显示静态图像的情况下，或在只改变部分图像数据的情况下，能够大量减少功耗。
在该说明中提出的根据本发明的结构涉及一种显示设备，包括很多像素，每个像素包括第一存储电路、第二存储电路、运算处理电路和显示处理电路，其特征在于第一存储电路存储第一图像数据并输出数据到运算处理电路；第二存储电路存储第二图像数据并输出数据到运算处理电路；在第二图像数据等于预定义图像数据的情况下，运算处理电路输出第一图像数据到显示处理电路，在第二图像数据不等于预定义图像数据的情况下，运算处理电路输出第二图像数据到显示处理电路；显示处理电路根据运算处理电路输出的第一图像数据或第二图像数据形成图像信号。
根据本发明的另一种结构涉及一种包括很多像素的显示设备，每个像素包括包括第一存储电路、第二存储电路、运算处理电路和显示处理电路，其特征在于第一存储电路存储第一图像数据并输出数据到运算处理电路；第二存储电路存储第二图像数据并输出数据到运算处理电路；在第二图像数据等于预定义图像数据的情况下，运算处理电路输出第一图像数据到显示处理电路，在第二图像数据不等于预定义图像数据的情况下，运算处理电路输出第二图像数据到显示处理电路；显示处理电路根据运算处理电路输出的第一图像数据或第二图像数据形成图像信号；第一存储电路具有存储对应于一帧的第一图像数据的装置；第二存储电路具有存储对应于一帧的第二图像数据的装置。
根据本发明的另一种结构涉及一种包括很多像素的显示设备，每个像素包括包括第一存储电路、第二存储电路、运算处理电路和显示处理电路，其特征在于第一存储电路存储第一图像数据并输出数据到运算处理电路；第二存储电路存储第二图像数据并输出数据到运算处理电路；在第二图像数据等于预定义图像数据的情况下，运算处理电路输出第一图像数据到显示处理电路，在第二图像数据不等于预定义图像数据的情况下，运算处理电路输出第二图像数据到显示处理电路；显示处理电路根据从运算处理电路通过D/A转换输出的第一图像数据或第二图像数据形成图像信号。
根据本发明的另一种结构涉及一种包括很多像素的显示设备，每个像素包括包括第一存储电路、第二存储电路、运算处理电路和显示处理电路，其特征在于第一存储电路存储第一图像数据并输出数据到运算处理电路；第二存储电路存储第二图像数据并输出数据到运算处理电路；在第二图像数据等于预定义图像数据的情况下，运算处理电路输出第一图像数据到显示处理电路，在第二图像数据不等于预定义图像数据的情况下，运算处理电路输出第二图像数据到显示处理电路；显示处理电路根据从运算处理电路通过D/A转换输出的第一图像数据或第二图像数据形成图像信号；第一存储电路具有存储对应于一帧的第一图像数据的装置；第二存储电路具有存储对应于一帧的第二图像数据的装置。
在上述任一种结构中，第一图像数据和第二图像数据中至少有一个的图像数据可以是1位的。
在上述任一种结构中，第一图像数据和第二图像数据中至少有一个的图像数据可以是2位或2位以上的。
在上述任一种结构中，需要提供根据图像信号改变像素灰度的装置。
在上述任一种结构中，需要提供将图像数据顺序输入每个位的存储电路的装置。
在上述任一种结构中，每个存储电路可以包括一个静态随机存取存储器(SRAM)。
在上述任一种结构中，每个存储电路可以包括一个动态随机存取存储器(DRAM)。
在上述任一种结构中，存储电路、运算处理电路和显示处理电路最好是由薄膜晶体管构成，每个薄膜晶体管包括一个在半导体薄膜上形成的有源层，半导体薄膜是在一个基底上形成的，该基底从由单晶半导体基底、石英基底、玻璃基底、塑料基底、不锈钢基底和SOI基底构成的组中选择的。
在上述任一种结构中，具有顺序驱动各个位存储电路功能的电路最好在与像素部分相同的基底上形成。
在上述任一种结构中，具有将图像数据顺序输入到各个位存储电路功能的电路最好在与像素部分相同的基底上形成。
在上述任一种结构中，半导体薄膜最好通过使用连续振荡激光器的结晶方法形成。
具有上述任一种结构的显示设备加入到电子设备中是有效的。
显示系统可以由具有上述任一种结构的显示设备和用于图像处理的运算处理设备构成。
具有上述结构的显示系统加入到电子设备中是有效的。
附图描述在附图中
图1A和1B是解释根据本发明的显示设备结构和使用该显示设备的显示系统的方框图；图2A和图2B是解释传统显示设备结构和使用该显示设备的传统显示系统的方框图；图3显示了一幅显示图像的例子；图4是根据实施方案1的一个像素电路图；
图5是根据实施方案2的一个像素电路图；图6A到6D是显示根据实施方案3的显示设备制造过程的截面图；图7A到7D是显示根据实施方案3的显示设备制造过程的截面图；图8A到8D是显示根据实施方案4的显示设备制造过程的截面图；图9A到9D是显示根据实施方案5的显示设备制造过程的截面图；图10是根据实施方案6的激光系统的示意图；图11显示了根据实施方案6的结晶半导体膜的SEM照片；图12显示了根据实施方案7的结晶半导体膜的SEM照片；图13显示了根据实施方案7的结晶半导体膜的Raman光谱；图14A到14H是显示根据实施方案8的TFT制造过程的截面图；图15A到15B显示了根据实施方案8的TFT的电子特性曲线；图16A到16C是显示根据实施方案9的TFT制造过程的截面图；图17A到17B显示了根据实施方案9的TFT的电子特性曲线；图18A到18B显示了根据实施方案9的TFT的电子特性曲线；图19A到19B显示了根据实施方案9的TFT的电子特性曲线；图20A到20G显示了根据实施方案10的电子设备。
具体实施例方式
在实施方案形式中，将描述根据本发明的显示设备的典型结构和使用根据本发明的显示设备的显示系统。
在下文中，将参考图1A和图1B中的方框图解释显示设备和使用该显示设备的显示系统。图1A显示了根据本发明实施方案形式的显示设备和使用该设备的显示系统的方框图。显示系统100包括图像处理设备102和显示设备103，并与CPU 101交换数据和控制信号。图像处理设备102包括GPU 104。此外，显示设备103包括像素部分105、行译码器106和列译码器107。像素部分105包括很多像素108。此外，图1B是像素108的详细方框图，像素108包括像素存储电路109和110、像素运算处理电路115和像素显示处理电路116。像素存储电路109(110)包括存储单元111和112(113和114)。请注意，在一个像素中可以包括三个或三个以上的像素存储电路。
此外，与传统显示系统不同的是，该实施方案形式中的显示系统不需要存储对应于一屏图像数据的存储设备。另外，不一定需要显示控制器。
在像素部分105，像素108按矩阵排列。行译码器106和列译码器107可以选择特定的像素存储电路。列译码器107或行译码器106包括一个具有将图像数据写入选定像素存储电路109和110的装置的电路。像素存储电路109和110包括1、2或更多位存储单元。像素存储电路109和110各自包括多位存储元件，因此能够执行，例如多灰度显示。在这种情况下，行译码器106和列译码器107选择特定像素的特定位存储单元111到114，列译码器107可以包括一个具有将图像数据写入选定存储单元111到114的装置的电路。像素运算处理电路115包括一个执行存储在各个像素存储电路中的图像数据合成的逻辑电路。像素显示处理电路116具有将图像数据转换成图像信号的功能。
接下来，为了解释根据本发明的显示设备的特定驱动方法，将讲述图3中显示的图像的显示方法，其中字符301四处移动，图像由字符301和背景302构成。
首先，CPU 101执行关于字符301的中心位置、方向等数据运算和滚动背景302的运算等等。CPU 101的运算结果由GPU 104中的运算处理转换成图像数据。例如，根据字符301的方向数据形成字符301的图像数据，图像数据转换成以二进制数表示各个像素的颜色和灰度的数据。在该实施方案中，字符301的图像数据和背景302的图像数据分别存储在像素存储电路109和110中。
然后，在像素运算处理电路115中，执行存储在像素存储电路109中的字符301的图像数据和存储在像素存储电路110中的背景302的图像数据的覆盖。这里，覆盖的意思是在字符301的图像数据与预定义图像数据一致的情况下输出背景302的图像数据，在字符301的图像数据与预定义图像数据不一致的情况下输出字符301的图像数据。然后由各个像素的像素显示处理电路116将输出图像数据转换成图像信号。例如，在使用液晶显示设备的情况下，图像数据转换成一个应用于液晶元件一个电极的电压值。像素显示处理电路116是一个用于将图像数据转换成具有模拟灰度的图像信号的电路，例如DAC。
该实施方案形式的特征在于显示系统是使用显示设备构成的，显示设备中各个像素中的电路具有执行部分在现有技术中在GPU中执行的运算处理的功能，或具有存储显示必需的、对应于一屏的图像数据的存储电路。使用上面的显示设备能够减少GPU中的运算处理量。此外，能够减少图像处理设备必需的部件数量，从而能够使显示系统小型化并减少重量。此外，在显示静态图像的情况下或在只改变部分显示图像的情况下，能够显著减少功耗。相应的，提供了适用于高清晰度和大尺寸图像显示的显示设备。
显示设备可以包括一个具有同时选择多个像素并将图像数据存储到选定像素的像素存储电路中的装置的电路。例如，译码器电路能够每行同时选择八个像素，可以包括将数据写入八个像素的像素存储电路的电路。此外，在执行彩色显示的情况下，可以包括一个具有选择R(红色)、G(绿色)和B(蓝色)中一到三个像素的装置的电路。使用上述结构可以缩短将数据写入像素存储电路的时间，从而能够显示更高清晰度和更大尺寸的图像。
在该实施方案形式中的显示设备中，图像处理设备和显示设备可以安装在同一个基底上，也可以安装在独立的基底上。在图像处理设备和显示设备安装在同一个基底上的情况下，可以使用TFT构成GPU。该结构能够简化接线，从而降低功耗。
该实施方案形式可以用于使用自发光元件的液晶显示设备及其驱动方法。
实施方案1在该实施方案中，作为使用实施方案形式中所示结构的显示设备的例子，给出了一个包含像素的液晶显示设备，每个像素包括两个存储电路，每个存储电路包括2位存储元件、像素运算处理电路和由DAC构成的像素显示处理电路。在下文中，将讲述根据本发明的液晶显示设备的像素的电路结构及各个像素的显示方法。请注意，在该实施方案中解释了单色显示的像素，但是在执行彩色显示的情况下，与该实施方案中相同的结构可以用于RGB的各个分量。
图4是该实施方案中液晶显示设备的像素的电路图。在图4中显示了像素401、像素存储电路402和403、像素运算处理电路404和像素显示处理电路405。液晶元件406位于像素电极407与共用电位线409之间。液晶电容器元件408显示为标有电容CL的电容器元件，同时包括液晶元件406的电容器元件和用于保持电荷的存储电容器。
源接线410与栅接线411到414相交，选择晶体管415到418排列在各个相交点上。选择晶体管415到418的栅电极与栅接线411到414电连接，其源电极或漏电极与源接线410电连接，而另一个电极与存储元件419到422的一组电极电连接。存储元件419到422的另一组电极与像素运算处理电路404的各个输出电连接。在该实施方案中，存储元件419到422分别包括一个由两个反相电路以环形排列而成的电路。选择晶体管417和418以及存储元件421和422构成了像素存储电路402，选择晶体管415和416以及存储元件419和420构成了像素存储电路403。
该实施方案显示了一个像素运算处理电路包含一个NOR电路、两个AND-NOR电路和两个反相电路的例子。
像素显示处理电路405是一个电容分级型DAC，包括高电位选择晶体管423和424、低电位选择晶体管425和426、电容器元件427和428、高电位线429和430、低电位线431和432、复位晶体管433、复位信号线434、液晶电容器元件408和共用电位线409。
这里，在像素显示处理电路405中，引用符号C1表示电容器元件427的电容，引用符号C2表示电容器元件428的电容，引用符号VH表示各个高电位线429和430的电压，引用符号VL表示各个低电位连线431和432的电压，引用符号COM表示共用电位线409的电压。此外，引用符号V1表示通过使高电位选择晶体管423和低电位选择晶体管425之一导电而选择的电位(VH或VL)，引用符号V2表示通过使高电位选择晶体管424和低电位选择晶体管426之一导电而选择的电位(VH或VL)。此时，加在像素电极407上的电位VP等于(C1·V1+C2·V2+CL·COM)/(C1+C2+CL)。在该实施方案中，设定C1∶C2∶CL＝2∶1∶1，COM＝0。因此在下文中满足VP＝(2V1+V2)/4。
接下来讲述了一种使用该实施方案中的显示设备显示图像的方法。结合图3中显示的、由字符301和背景302构成的图像讲述了字符301四处移动的图像的显示。在下文中，“H”指外加电位为5V，“L”指外加电位为0V。此外，采用了一种一般称作白噪声的模式，其中光透射率在加在液晶元件406上的电位为0V的情况下达到最大，因此，光透射率随外加电压绝对值的增大而减小。此外，字符301的图像数据的高位和低位分别存储在存储单元422和421中，背景302的图像数据的高位和低位分别存储在存储单元420和419中。
首先，复位信号线434设置为“H”，使复位晶体管433导电。这样使像素电极407的电位等于共用电位线409的电位(0V)，从而轻松启动重写图像数据之后的显示。
接下来，对于字符301和背景302，GPU中运算处理形成的图像数据以2位数据(4个灰度)的形式存储在像素存储电路402和403对应的存储单元419到422中。这里，例如，在字符301图像数据的高位为“1”的情况下，当“H”电信号传递给源接线410且将8V电位加到栅接线414时，“1”存储到存储单元422中。此外，当“L”电信号传递给源接线410且将8V电位加到栅接线411时，“0”存储到存储单元419中。
请注意，关于栅接线411到414的选择方法，例如，可以在GPU中形成表示应该存储图像数据的一行像素的信号(行地址信号)，可以根据译码器电路中的行地址信号形成一个选择栅接线411到414中任一个的信号。
在像素运算处理电路404中，根据存储在存储单元419到422中图像数据形成一个选择高电位选择晶体管423和低电位选择晶体管425之一和高电位选择晶体管424和低电位选择晶体管426之一的信号。在该实施方案中，完成字符301的图像数据和背景302的图像数据的合成。这里，预定义的图像数据为“11”。即，在字符301的图像数据等于“11”的情况下，选择背景302的图像数据，而在相反的情况下，选择字符301的图像数据。表1中显示了合成之后的图像数据。这里，在选择信号的高位为“1”(“0”)的情况下，高电位选择晶体管423(低电位选择晶体管425)导电。另外，在选择信号的低位为“1”(“0”)的情况下，高电位选择晶体管424(低电位选择晶体管426)导电。
然后，将复位信号线434设置为“L”，使复位晶体管433不导电。此外，电位VH(例如，3V)加到高电位线429和430，电位LH(例如，1V)加到低电位线431和432。
高电位线429和低电位线431之一的电位和高电位线430和低电位线432之一的电位分别加到电容器元件427和428上。因此，加在像素电极407上的导电电压由像素显示处理电路中的电容器DAC确定，如表1所示。同时，可以步进式的改变液晶元件406的光透射率。
表1
根据GPU中运算处理的结果，在改变图像数据的情况下，将复位信号线434设置为“H”，使复位晶体管433导电。然后重复与上面相同的方法。
此外，因为当长时间将同一个电位连续加在液晶元件上时导致烧毁，所以电位最好在VH和VL之间周期性的改变。例如，对于每个显示周期，VH(VL)从+3V(+1V)改变到-3V(-1V)，或从-3V(-1V)改变到+3V(+1V)。在这种情况下，复位信号线434一旦设置为“H”使复位晶体管433导电，然后再次将复位信号线434设置为“L”使复位晶体管433不导电。这样电位在VH和VL之间改变。
请注意，该实施方案中显示的工作电压只是举例，本发明不限于这些电压值。
在该实施方案中，对于根据本发明的显示设备，显示了一个像素中的两个像素存储电路分别由2位SRAM构成的例子。但是可以使用3位或更多位的SRAM。多位SRAM增加了图像的色彩数，使图像以高清晰度显示。此外，可以将三个或三个以上的像素存储电路加入像素中。通过合并大量的像素存储电路能够处理显示更为复杂图像的情况。此外，像素存储电路之间的位数可以不同。
此外，在该实施方案中，对于根据本发明的显示设备，显示了一个像素存储电路包括一个SRAM的例子。但是，像素存储电路可以包括另一种已知的存储元件，例如DRAM。例如，当使用DRAM时，可以减小存储元件的面积，这将能够容易的使用多位结构。因此，能够增加显示图像的色彩数，能够实现高清晰度的图像显示。在这种情况下，存储信息与电容器元件中累积的电荷量一致，累积的电荷随时间消失。因此，存储元件的存储信息需要周期性的重写。
此外，在该实施方案中使用电容分级型DAC作为像素显示处理电路，但是像素显示处理电路可以包括另一种已知方式的DAC，例如电阻分级型DAC。此外，在该实施方案中像素显示处理电路由DAC组成，但可以按照另一种将关于面积灰度的数字数据转换成图像信号的方法来排列。因为最优结构随各种情况而变，所以使用者可以选择合适的结构。
请注意，该实施方案中显示的结构可以应用于使用自发光元件的显示设备，例如液晶显示设备后面的OLED显示设备。
如上所述，在使用具有该实施方案中所示结构的显示设备的显示系统中，现有技术中在GPU中执行的部分运算处理可以在显示设备中执行，从而能够减少GPU中的运算处理量。此外，能够减少图像处理设备必需的部件数量，由此能够使显示系统小型化并减少重量。此外，在实现静态图像的情况下，或在只有部分显示图像改变的情况下，重写非常少量的图像数据就足够了，所以能够显著减小功耗。因此，可以实现适用于高清晰度和大尺寸图像显示的显示设备和使用该显示设备的显示系统。
实施方案2在该实施方案中，采用了一个液晶显示设备的例子，其中像素运算处理电路和像素显示处理电路的结构与实施方案1的结构不同。在下文中，讲述了该实施方案中液晶显示设备像素的电路结构和用于各个像素的显示方法。请注意，该实施方案中说明了单色显示的像素，但在实现彩色显示的情况下，该实施方案的结构可以适用于RGB的各个分量。
图5是该实施方案中的液晶显示设备的像素的电路图。在图5中，显示了一个像素501，其中液晶元件502在像素电极503和共用电位线504之间。液晶电容元件505显示为标有CL的电容器元件，同时包括液晶元件502的电容器元件和用于保持电荷的存储电容器。
源接线506与栅接线507到510相交，选择晶体管511到514排列在各个相交点上。选择晶体管511到514的栅电极与栅接线507到510电连接，其源电极或漏电极与源接线506电连接，而另一个电极与存储元件515到518电连接。在该实施方案中，存储元件515到518分别包括一个由两个反相电路以环形排列而成的电路。选择晶体管511和512以及存储元件515和516构成了第一像素存储电路(没有显示)，选择晶体管513和514以及存储元件517和518构成了第二像素存储电路(没有显示)。
在该实施方案中，像素运算处理电路519由四个模拟开关组成。
像素显示处理电路(没有显示)包括高电位选择晶体管520和523、低电位选择晶体管524和527、电容器元件528和531(电容C1到C4)、高电位线532和535、低电位线536和540、复位晶体管540、复位信号线541、液晶电容器元件505和共用电位线504。请注意，在该实施方案中，设定C1∶C2∶C3∶C4∶CL＝2∶1∶2∶1∶1，COM＝0。
接下来讲述了一种使用该实施方案中的显示设备的显示方法。结合图3中显示的、由字符301和背景302构成的图像讲述了字符301四处移动的图像的显示。在下文中，“H”指外加电位为5V，“L”指外加电位为0V。此外，采用了一个一般称作白噪声的模式，其中光透射率在加在液晶元件502上的电位为0V的情况下达到最大，因此，光透射率随外加电压绝对值的增大而减小。此外，字符301的图像数据的高位和低位分别存储在存储单元517和518中，背景302的图像数据的高位和低位分别存储在存储单元515和516中。
首先，将复位信号线541设置为“H”，使复位晶体管540导电。这样使像素电极503的电位等于共用电位线504的电位(0V)，从而轻松启动重写图像数据之后的显示。
接下来，对于字符301和背景302，GPU中运算处理形成的图像数据以2位数据(4个灰度)的形式存储在像素存储电路402和403对应的存储单元515到518中。这里，例如，在字符301图像数据的高位为“1”的情况下，当“H”电信号传递给源接线506且将8V电位加到栅接线509时，“1”存储到存储单元517中。此外，当“L”电信号传递给源接线506且将8V电位加到栅接线510时，“0”存储到存储单元518中。
请注意，关于栅接线507到510的选择方法，例如，可以在GPU中形成表示应该存储图像数据的一行像素的信号(行地址信号)，可以根据译码器电路中的行地址信号形成一个选择栅接线507到510中任一个的信号。
然后，将复位信号线541设置为“L”，使复位晶体管540不导电。此外，电位VH(例如，3V)加到高电位线532和535，电位LH(例如，1V)加到低电位线536和539。
在该实施方案中，预定义的图像数据为“11”。即，在字符301的图像数据等于“11”的情况下，选择背景302的图像数据，而在相反的情况下，选择字符301的图像数据。表1中显示了合成之后的图像数据。
在存储在存储元件517的数据和存储在存储元件518的数据都等于“1”的情况下，由像素运算处理电路519构成。电容分级型DAC的结构包括电容器元件528和529、液晶电容器元件505、高电位选择晶体管520和521、低电位选择晶体管524和525、高电位线532和533以及低电位线536和537。
此外，在存储在存储元件517的数据和存储在存储元件518的数据中至少有一个等于“0”的情况下，由像素运算处理电路519构成。电容分级型DAC的结构包括电容器元件530和53、液晶电容器元件505、高电位选择晶体管522和523、低电位选择晶体管526和527、高电位线534和535以及低电位线538和539。
使用DAC形成图像信号的方法与实施方案1中显示的方法相同，因此省略了方法说明。在该实施方案中，加在像素电极503上的电压也按表1所示确定。同时，可以步进式的改变液晶元件406的光透射率。
根据GPU中运算处理的结果，在图像数据改变的情况下，将复位信号线541设置为“H”，使复位晶体管540导电。然后重复与上面相同的方法。
此外，因为当长时间将同一个电位连续加在液晶元件上时会导致烧毁，所以电位最好在VH和VL之间周期性的改变。例如，对于每个显示周期，VH(VL)从+3V(+1V)改变到-3V(-1V)，或从-3V(-1V)改变到+3V(+1V)。在这种情况下，复位信号线541一旦设置为“H”使复位晶体管540导电，然后再次将复位信号线541设置为“L”使复位晶体管540不导电。这样电位在VH和VL之间改变。
请注意，该实施方案中显示的工作电压只是举例，本发明不限于这些电压值。
在该实施方案中，对于根据本发明的显示设备，显示了一个像素中的两个像素存储电路分别由2位SRAM构成的例子。但是可以使用3位或更多位的SRAM。多位SRAM增加了图像的色彩数，使图像以高清晰度显示。此外，可以将三个或三个以上的像素存储电路加入像素中。通过合并大量的像素存储电路能够处理显示更为复杂图像的情况。此外，像素存储电路之间的位数可以不同。
此外，在该实施方案中，对于根据本发明的显示设备，显示了一个像素存储电路包括一个SRAM的例子。将是，像素存储电路可以包括另一种已知的存储元件，例如DRAM。例如，当使用DRAM时，可以减小存储元件的面积，这将能够容易的使用多位结构。因此，能够增加显示图像的彩色数，能够实现高清晰度的图像显示。在这种情况下，存储信息与电容器元件中累积的电荷量一致，累积的电荷随时间消失。因此，存储元件的存储信息需要周期性的重写。
此外，在该实施方案中使用电容分级型DAC作为像素显示处理电路，但是像素显示处理电路可以包括另一种已知方式的DAC，例如电阻分级型DAC。此外，在该实施方案中像素显示处理电路由DAC组成，但可以按照另一种将关于面积灰度的数字数据转换成图像信号的方法来排列。因为最优结构随各种情况而变，所以使用者可以选择合适的结构。
请注意，该实施方案中显示的结构可以应用于使用自发光元件的显示设备，例如液晶显示设备后面的OLED显示设备。
如上所述，在使用具有该实施方案中显示的结构的显示设备的显示系统中，现有技术中在GPU中执行的部分运算处理可以在显示设备中执行，因此，能够减少GPU中的运算处理量。此外，能够减少图像处理设备必需的部件数量，由此能够使显示系统小型化并减少重量。此外，在实现静态图像的情况下，或在只有部分显示图像改变的情况下，重写非常少量的图像数据就足够了，所以能够显著减小功耗。因此，可以实现适用于高清晰度和大尺寸图像显示的显示设备和使用该显示设备的显示系统。
实施方案3在该实施方案中，讲述了一种同时形成根据本发明的显示设备中像素部分及安装在其后面的驱动电路(行译码器电路、列译码器电路)的TFT的方法。请注意，为了方便起见，在该说明中形成驱动电路的基底指有源矩阵基底，其中驱动电路包括一个CMOS电路和一个具有转换TFT和驱动TFT的像素部分。在该实施方案中参照图6A到7D讲述了有源矩阵基底的制造过程。请注意，在该实施方案中TFT采用了顶部栅极结构。但是，TFT也可以使用底部栅极结构或双栅极结构实现。
在表面上形成一层绝缘膜的石英基底、硅基底或金属或不锈钢基底用作基底5000。此外，也可以使用能够承受制造过程中处理温度的耐热塑料基底。在该实施方案中，使用的基底5000是由硼硅酸钡玻璃或硼硅酸铝玻璃等玻璃制成的。
接下来，在基底5000上形成包括一个如氧化硅膜、氮化硅膜或氧氮化硅膜等绝缘膜的基薄膜5001。该实施方案中的基薄膜5001采用两层结构。但是可以采用单层绝缘膜结构或两层以上绝缘膜层叠的结构。
在该实施方案中，对于基薄膜5001的第一层，是使用等离子CVD法、用SiH4、NH3和N2O作为反应气体形成的氧氮化硅膜5001a，厚度为10到200nm(优选是50到100nm)。在该实施方案中，形成的氧氮化硅膜5001a的厚度为50nm。然后，对于基薄膜5001的第二层，是使用等离子CVD法、用SiH4和N2O作为反应气体形成的氧氮化硅膜5001b，厚度为50到200nm(优选是100到150nm)。在该实施方案中，形成的氧氮化硅膜5001b的厚度为100nm。
随后在基薄膜5001上形成半导体层5002到5005。对于半导体层5002到5005，半导体膜是由已知方式(喷镀法、LPCVD法、等离子CVD法等)形成的，厚度为25到80nm(优选是30到60nm)。然后使用已知的结晶方法(激光结晶方法、使用RTA或炉内退火的热结晶方法、使用促进结晶的金属元素的热结晶方法等等)结晶半导体膜。然后，将由此得到的结晶半导体膜制成想要的形状，形成半导体层5002到5005。请注意，非结晶半导体膜、微晶半导体膜、结晶半导体膜、非结晶硅锗膜等具有非结晶结构的合成半导体膜等可以用作半导体膜膜。
在该实施方案中，使用等离子CVD法形成55nm厚的硅膜。然后，使用含镍的溶液浸泡非结晶硅膜、使非结晶硅膜脱氢(500℃，1小时)、然后对其进行热结晶(500℃，4小时)，从而形成结晶硅膜。此后，通过使用光刻方法的成形过程形成半导体层5002到5005。
请注意，连续振荡或脉冲振荡型气体激光器或固体激光器可以用作在通过激光结晶方法形成结晶半导体膜的情况下使用的激光器。对于前面的气体激光器，可以使用受激准分子激光器、YAG激光器、YVQ4激光器、YLF激光器、YAlO3激光器、红宝石激光器、Ti蓝宝石激光器等。此外，对于后面的固体激光器，可以使用使用了掺杂了Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、YVO4、YLF或YAlO3等晶体的激光器。关心的激光器基波随掺杂的金属不同而不同，获得了基波为1μm的激光。通过使用非线性光学元件可以得到相对于基波的谐波。请注意，在非结晶半导体膜的结晶过程中，最好是使用能够实现连续振荡的固体激光器，为了得到大颗粒尺寸的晶体，使用相对于基波的第二谐波到第四谐波。典型是使用NdYVO4激光器(基波为1064nm)的第二谐波(532nm)或第三谐波(355nm)。
此外，输出功率为10W的连续振荡型YVO4激光器发射的激光通过非线性光学元件转换成谐波。此外，有一种方法将YVO4晶体和非线性光学元件放入到谐振器中，从而发射出谐波。光学系统使谐波在照射面上形成矩形或椭圆形的激光，激光照射在要处理的对象上。此时需要的能量密度为大约0.01到100MW/cm2(优选是0.1到10MW/cm2)。然后使用激光照射半导体膜，同时半导体膜相对于激光以大约10到2000cm/s的速度移动。
此外，在使用上述激光器的情况下，激光振荡器发射的激光束最好由光学系统聚焦成线形照射到半导体膜。适当的设置结晶条件。但是，在使用受激准分子激光器的情况下，最好是脉冲振荡频率为300Hz，激光能量密度为100到700mJ/cm2(典型是200到300mJ/cm2)。此外，在使用YAG激光器的情况下，最好是脉冲振荡频率为1到300Hz，激光能量密度为300到1000mJ/cm2(典型是350到500mJ/cm2)。聚焦成宽度为100到1000μm(优选为400μm)的线形激光照射到整个基底表面。此时线性光束的覆盖比可以是50到98％。
但是，在该实施方案中，因为非结晶硅膜的结晶是通过使用促进结晶的金属元素来实现的，所以金属元素保持在结晶硅膜中。由此，在结晶硅膜上形成了厚度为50到100nm的非结晶硅膜，在该处执行热处理(使用RTA或炉内退火的热退火或类似处理)，将金属元素扩散到非结晶硅膜中。在热处理之后，通过执行蚀刻去除非结晶硅膜。结果是能够去除或减少结晶硅膜中金属元素的含量。
请注意，在形成半导体层5002和5005之后，可以进行掺杂少量杂质元素(硼或磷)以控制TFT的阀值。
随后形成覆盖半导体层5002到5005的栅极绝缘膜5006。栅极绝缘膜5006是使用等离子CVD法或喷镀方法形成的含硅绝缘膜，厚度为40到150nm。在该实施方案中，对于栅极绝缘膜5006，通过等离子CVD法形成了厚度为115nm的氧氮化硅膜。当然，栅极绝缘膜5006不限于氧氮化硅膜，可以使用单层结构或层叠结构的另一种含硅绝缘膜。
请注意，在使用氧化硅膜作为栅极绝缘膜5006的情况下，可以这样形成栅极绝缘膜通过等离子CVD法混合TEOS(四乙基原硅酸盐)和O2；设置反应压力为40Pa，基底温度为300到400℃；以0.5到0.8W/cm2的高频(13.56MHz)功率密度执行放电。通过上述步骤形成的氧化硅膜通过随后400到500℃的热退火能够达到符合作为栅极绝缘膜5006的特性。
然后，在栅极绝缘膜5006上形成层叠的厚度为20到100nm的第一导电膜5007和厚度为100到400nm的第二导电膜5008。在该实施方案中，由30nm厚的TaN膜构成的第一导电膜5007和由370nm厚的W膜构成的第二导电膜5008是以层叠形式形成的。
在该实施方案中，通过喷镀方法在含氮气体中使用Ta对电极形成了作为第一导电膜5007的TaN膜。此外，通过喷镀方法使用W对电极形成了作为第二导电膜5008的W膜。此外，可以通过使用六氟化钨(WF6)的热CVD法形成W膜。在任一种情况下，为了用作栅电极，W膜需要具有较低的阻抗，W膜的电阻率最好是20μΩ或更低。通过加大结晶颗粒能够降低W膜的阻抗。但是，在W膜中存在大量氧等大量杂质元素的情况下，抑制了结晶，产生了较高的阻抗。因此，在使用高纯度(纯度为99.9999％)W对电极的喷镀方法执行的膜淀积中，为了在汽相不混合杂质，要充分注意W膜的形成。因此，能够实现9到20μΩ的电阻率。
请注意，在该实施方案中TaN膜和W膜分别用作第一导电膜5007和第二导电膜5008，但是没有特别限制构成第一导电膜5007和第二导电膜5008的材料。分别形成第一导电膜5007和第二导电膜5008可以是由Ta、W、Ti、Mo、Al、Cu、Cr和Nd组成的组中选择的一种元素或以该元素作为主成分的合金材料或复合材料。此外，形成导电膜的可以是以掺杂了磷或AgPdCu合金等杂质元素的多晶硅膜为代表的半导体膜。
接下来，使用光刻法形成由抗蚀剂制成的掩膜5009，并执行形成电极和接线的第一蚀刻处理。第一蚀刻处理是在第一和第二蚀刻条件下执行的。(图6B)在该实施方案中，对于第一蚀刻条件，使用ICP(感应耦合等离子体)蚀刻法执行蚀刻，其中蚀刻气体使用CF4、CL2和O2；气体流速设置为25∶25∶10sccm；在1.0Pa的气压下将线圈形电极加上500W的RF(13.56MHz)功率以产生等离子体。基底端(采样级)还加上150W的RF(13.56MHz)功率，并将其加上足够的负的自偏压。然后，在第一蚀刻条件下蚀刻W膜，将第一导电膜5007的尾部制成锥形。
随后第一蚀刻条件在不去除由抗蚀剂制成的掩膜5009的情况下改变到第二蚀刻条件。蚀刻执行大约15秒，其中蚀刻气体使用CF4和CL2；气体流速设置为30∶30∶15sccm；在1.0Pa的气压下将线圈形电极加上500W的RF(13.56MHz)功率以产生等离子体。基底端(采样级)还加上20W的RF(13.56MHz)功率，并将其加上足够的负的自偏压。在第二蚀刻条件下，第一导电层5007和第二导电层5008蚀刻到完全相同的程度。为了执行蚀刻且不在栅极绝缘膜5006上留下残余物，要以大约10到20％的速度增加蚀刻时间。
在第一蚀刻处理中，将抗蚀剂形成的掩膜制成合适的形状，借此因为加在基底端的偏压的作用，第一导电层5007和第二导电层5008的尾部形成了锥形。以这种方式，通过第一蚀刻处理形成了分别由第一导电层5007和第二导电层5008构成的第一形态导电层5010到5014。在栅极绝缘膜5006中，由于没有被第一形态导电层5010到5014覆盖的区域蚀刻了20到50nm，所以区域的厚度减小了。
接下来，在不去除由抗蚀剂制成的掩膜5009的情况下执行第二蚀刻处理。(图6C)在第二蚀刻处理中，蚀刻执行大约25秒，其中蚀刻气体使用SF6、CL2和O2；气体流速设置为24∶12∶24sccm；在1.3Pa的气压下将线圈形电极加上700W的RF(13.56MHz)功率以产生等离子体。基底端(采样级)还加上10W的RF(13.56MHz)功率，并将其加上足够的负的自偏压。以这种方式选择性的蚀刻W膜，形成第二形态导电层5015到5019。此时，难以蚀刻第一导电层5015a到5019a。
然后，在不去除由抗蚀剂制成的掩膜5009的情况下执行第一掺杂处理，添加低浓度的、形成n型传导性的杂质元素到半导体膜层5002到5005中。第一掺杂处理可以通过离子掺杂法或离子注入法实现。对于例子掺杂法的条件，执行掺杂时的剂量为1×1013到5×1014atoms/cm2，加速电压为40到80keV。在该实施方案中，执行掺杂的剂量为5.0×1014atoms/cm2，加速电压为50keV。属于族15的元素可以用作形成n型传导性的杂质元素。典型使用的是磷(P)或砷(As)，在该实施方案中使用的是磷(P)。在这种情况下，第二形态导电层5015到5019作为阻隔形成n型传导性的杂质元素的掩膜，以自动调整的方式形成了第一杂质区域(n区域)5020到5023。然后，形成n型传导性的杂质元素添加到第一杂质区域5020到5023中，浓度范围是1×1018到1×1020atoms/cm2。
随后在去除由抗蚀剂制成的掩膜5009之后，新形成一个由抗蚀剂制成的掩膜5024，在高于第一掺杂处理的加速电压下执行第二掺杂处理。对于离子掺杂法的条件，执行掺杂的剂量为1×1013到3×1015atoms/cm2，加速电压为60到120keV。在该实施方案中，执行掺杂的剂量为3.0×1015atoms/cm2，加速电压为65keV。执行的第二掺杂处理使用第二导电层5019b到5023b作为阻隔杂质元素的掩膜，这样杂质元素添加到在第一导电层5015a到5019a尾部下方的半导体层中。
执行第二掺杂处理的结果是，覆盖第一导电层的第二杂质区域(n-区域，Lov区域)5026添加了浓度范围为1×1019到5×1019atoms/cm2、形成n型传导性的杂质元素。此外，第三杂质区域(n+区域)5025和5028添加了浓度范围为1×1019到5×1021atoms/cm2、形成n型传导性的杂质元素。此外，在第一和第二掺杂处理之后，在半导体层5002到5005中形成了完全没有添加杂质元素的区域或添加了少量杂质元素的区域。在该实施方案中，完全没有添加杂质元素的区域或添加了少量杂质元素的区域称作沟道区域5027和5030。此外，在第一掺杂处理形成的第一杂质区域(n区域)5020到5023中，存在在第二掺杂处理中由抗蚀剂5024覆盖的区域。在该实施方案中继续称作第一杂质区域(n--区域，LDD区域)5029。
请注意，在该实施方案中，第二杂质区域(n-区域)5026和第三杂质区域(n+区域)5025和5028只是由第二掺杂处理形成的，但本发明不限于此。上述区域可以由多重掺杂处理形成，同时可以适当改变掺杂处理条件。
然后，如图7A所示，在去除由抗蚀剂制成的掩膜5024之后，新形成了一个由抗蚀剂制成的掩膜5031。其后执行第三掺杂处理。通过第三掺杂处理，在半导体层中形成了用作p沟道TFT有源层的第四杂质区域(p+区域)5032和5034以及第五杂质区域(p-区域)5033和5035，所添加杂质元素所形成的传导性与第一传导性相反。
在第三掺杂处理中，第二导电层5016b和5018b用作阻隔杂质元素的掩膜。以这种方式添加了形成n型传导性的杂质元素，以自调整方式形成了第四杂质区域(p+区域)5032和5034以及第五杂质区域(p-区域)5033和5035。
在该实施方案中，第四杂质区域(p+区域)5032和5034以及第五杂质区域(p-区域)5033和5035是通过使用乙硼烷(B2H6)的离子掺杂方法形成的。对于离子掺杂方法的条件，采用的剂量为1×1016atoms/cm2，加速电压为80keV。
请注意，在第三掺杂处理中形成n沟道TFT的半导体层覆盖了由抗蚀剂制成的掩膜5031。
这里，通过第一和第二掺杂处理，为第四杂质区域(p+区域)5032和5034以及第五杂质区域(p-区域)5033和5035添加了不同浓度的磷。但是，第四杂质区域(p+区域)5032和5034以及第五杂质区域(p-区域)5033和5035都进行了第三掺杂处理，使得形成n型传导性的杂质元素的浓度为1×1019到5×1021atoms/cm2。因此，第四杂质区域(p+区域)5032和5034以及第五杂质区域(p-区域)5033和5035用作p沟道TFT的源极区域和漏极区域不成问题。
请注意，在该实施方案中，第四杂质区域(p+区域)5032和5034以及第五杂质区域(p-区域)5033和5035只是由第三掺杂处理形成的，但本发明不限于此。上述区域可以由多重掺杂处理形成，同时可以适当改变掺杂处理条件。
然后如图7B所示，去除由抗蚀剂制成的掩膜5031，然后形成第一层间绝缘膜5036。对于第一层间绝缘膜5036，通过使用等离子CVD法或喷镀法形成一个含硅绝缘膜，厚度为100到200nm。在该实施方案中，通过等离子CVD法形成了厚度为100nm的氧氮化硅膜。当然，第一层间绝缘膜5036不限于氧氮化硅膜，可以使用另一种单层或层叠结构的含硅绝缘膜。
然后如图7C所示，执行热处理(热处理)恢复半导体层的结晶度，活化添加到半导体层的杂质元素。热处理由使用炉内退火的热退火方法实现。热退火方法最好在氧浓度1ppm以下、最好是0.1ppm以下的400到700℃氮气中执行。在该实施方案中，通过1小时的410℃热处理执行活化处理。请注意，除热退火方法之外，也可以使用激光退火方法或快速热退火方法(RTA方法)。
此外，热处理可以在形成第一层间绝缘膜5036之前执行。顺便提一句，在构成第一导电层5015a到5019a和第二导电层5015b到5019b的材料易受加热影响的情况下，为了保护如该实施方案中的接线等，最好在形成第一层间绝缘膜5036(硅作为主成分的绝缘膜，例如氮化硅膜)之后执行热处理。
如上所述，在形成第一层间绝缘膜5036(硅作为主成分的绝缘膜，例如氮化硅膜)之后执行热处理，由此能够在活化处理的同时执行半导体层的氢化。在氢化步骤中，第一层间绝缘膜5036中包含的氢终止了半导体层的不饱和键。
请注意，除用于活化处理的热处理之后还可以执行用于氢化的热处理。
这里，不管是否存在第一层间绝缘膜5036都能够氢化半导体层。至于别的氢化方式，可以使用利用等离子体激发的氢的方式(等离子体氢化)或在含氢3到100％的气体中执行1到12小时的300到450℃热处理的方式。
接下来，在第一层间绝缘膜5036上形成第二层间绝缘膜5037。第二层间绝缘膜5037可以使用无机绝缘膜。例如，可以使用CVD法形成的氧化硅膜、SOG(玻璃上旋压)法应用的氧化硅膜等。此外，至于第二层间绝缘膜5037可以使用有机绝缘膜。例如，可以使用聚酰亚胺、聚酰胺、BCB(苯环丁烯)、丙烯酸等制成的膜。此外，还可以使用丙烯酸膜和氧氮化硅膜的层叠结构。
在该实施方案中，形成了厚度为1.6μm的丙烯酸膜。第二层间绝缘膜5037能够减小由于在基底5000上形成TFT而产生的不均匀性并提供水平度。特别是提供第二层间绝缘膜5037主要是为了提供水平度，最好是水平度极好的膜。
接下来，使用干蚀刻或湿蚀刻来蚀刻第二层间绝缘膜5037、第一层间绝缘膜5036和栅极绝缘膜5006，由此形成达到第三杂质区域5025和5028以及第四杂质区域5032和5034的接触孔。
随后形成与各自杂质区域电连接的接线5038到5041和像素电极5042。请注意，这些接线是通过将由50nm厚的Ti膜和500nm厚的合金膜(Al和Ti的合金膜)构成的层叠膜制成形状而形成的。当然，本发明不限于两层结构，可以采用单层结构或三层以上的层叠结构。此外，接线的材料不限于Al和Ti。例如，可以通过将在TaN膜上形成Al膜或Cu膜并在其上又形成一个Ti膜的层叠膜制成形状来形成接线。在任一种情况下，最好使用反射性良好的材料。
此后，在至少包括像素电极5042的部分上形成定向膜5043并在其上执行摩擦处理。请注意，在该实施方案中，在形成定向膜5043之前在希望的位置通过将丙烯酸膜等有机树脂膜制成形状形成保持基底间隔的柱形隔离物5043。此外，除了柱形隔离物之外还可以在基底表面上散布球形隔离物。
接下来，制备对基底5046。在对基底5046上形成彩色层(色彩滤波器)5047到5049以及水平层。此时，第一彩色层5047和第二彩色层5048重叠，形成光屏蔽部分。此外，第一彩色层5047和第三彩色层5049可以部分重叠，形成光屏蔽部分。另一种方式是第二彩色层5048和第三彩色层5049可以部分重叠，形成光屏蔽部分。
以这种方式，通过由彩色层的层叠层构成的光屏蔽部分使像素之间的间隙蔽光，不用新形成光屏蔽部分。因此能够减少步骤数。
然后，在水平层5050至少对应于像素部分的一部分上形成由透明导电膜构成的对电极5051，在对基底的基底上形成定向膜5052。然后在其上执行摩擦处理。
然后，使用密封材料5044将上面形成了像素部分和驱动电路的有源矩阵基底和对基底相互粘合在一起。密封材料5044与填充剂混合，将两个基底粘合在一起，同时通过填充剂和柱形隔离物形成了一致的间隔。由此在两个基底之间插入液晶材料5053，使用密封层(没有显示)实现完全的密封。液晶材料5053可以使用已知的液晶材料。因此，图7D中显示的液晶显示设备是完整的。然后，如果需要的话，将有源矩阵基底或对基底切割成需要的形状。此外，将起偏振片和FPC(没有显示)粘合到液晶显示设备上。
如上所述制造的液晶显示设备的TFT是使用在其中形成了具有大颗粒尺寸的晶粒的半导体膜制造的，因此提供了足够的运行特性和可靠性。此外，液晶显示设备可以用作各种电子设备的显示部分。
请注意，该实施方案可以应用于具有在实施方案1或实施方案2中描述的像素的显示设备制造过程。
实施方案4在该实施方案中，参考图8A到8D讲述了结构与实施方案3中不同的有源矩阵基底的制造过程。
请注意，到图8B为止的步骤与图6A到6D和图7A到7B中的步骤相同。
在图8A到8D中，与图6A到6D和图7A到7D中相同的部分以相同的引用数字表示，并忽略了对其的讲述。
在第一层间绝缘膜5036上形成第二层间绝缘膜5037。第二层间绝缘膜5037可以使用无机绝缘膜。例如，可以使用CVD法形成的氧化硅膜、SOG(玻璃上旋压)法应用的氧化硅膜等。此外，至于第二层间绝缘膜5037可以使用有机绝缘膜。例如，可以使用聚酰亚胺、聚酰胺、BCB(苯环丁烯)、丙烯酸等制成的膜。此外，还可以使用丙烯酸膜和氧化硅膜的层叠结构。此外，还可以使用通过喷镀法形成的丙烯酸膜和氮化硅膜或氧氮化硅膜的层叠结构。
在该实施方案中，形成了厚度为1.6μm的丙烯酸膜。第二层间绝缘膜5037能够减小由于在基底5000上形成TFT而产生的不均匀性并提供水平度。特别是，提供第二层间绝缘膜5037主要是为了获得水平度，因此最好是水平度极好的膜。
接下来，使用干蚀刻或湿蚀刻来蚀刻第二层间绝缘膜5037、第一层间绝缘膜5036和栅极绝缘膜5006，由此形成达到第三杂质区域5025和5028以及第四杂质区域5032和5034的接触孔。
然后形成由透明导电膜制成的像素电极5054。透明导电膜可以使用氧化铟和氧化锡的化合物(ITO)、氧化铟和氧化锌的化合物(ITO)、氧化锌、氧化锡、氧化铟等等。此外，还可以使用添加了镓的透明导电膜。像素电极是自发光元件的阳极。
在该实施方案中，形成了厚度为110nm的ITO膜并制成形状，从而形成了像素电极5054。
随后形成与各自杂质区域电连接的接线5055到5061。请注意，在该实施方案中，通过使用喷镀法连续形成100nm厚的Ti膜、350nm厚的Al膜和100nm厚的Ti膜的层叠膜并将层叠膜制成想要的形状，得到接线5055到5061。
当然，本发明不限于三层结构，可以采用单层结构、双层结构或四层以上的层叠结构。此外，接线的材料不限于Al和Ti，可以使用其它导电膜。例如，可以通过将在TaN膜上形成一个Al或Cu膜，然后在其上形成一个Ti膜而得到的层叠膜制成形状，从而形成接线。
因此，像素部分中n沟道TFT的源极区域和漏极区域之一通过接线5058与源极接线(包括层5019a和5019b的层叠膜)电连接，另一个区域通过接线5059与像素部分中p沟道TFT的栅电极电连接。此外，像素部分中p沟道TFT的源极区域和漏极区域之一通过接线5060与像素电极5063电连接。这里，部分像素电极5063和部分接线5060重叠，形成接线5060和像素电极5063之间的电连接。
通过上述步骤，如图8D所示，可以在同一个基底上形成具有由n沟道TFT和p沟道TFT构成的CMOS电路的驱动电路和具有转换TFT和驱动TFT的像素部分。
驱动电路部分的n沟道TFT具有与构成部分栅电极的第一导电层5015a重叠的低浓度杂质区域5026(Lov区域)和用作源极区域或漏极区域的高浓度杂质区域5025。p沟道TFT通过接线5056与n沟道TFT连接，形成CMOS电路，具有与构成部分栅电极的第一导电层5016a重叠的低浓度杂质区域5033(Lov区域)和用作源极区域或漏极区域的高浓度杂质区域5032。
在像素部分，n沟道型转换TFT具有在栅电极之外形成的低浓度杂质区域5029(Loff区域)和用作源极区域或漏极区域的高浓度杂质区域5028。此外，在像素部分，p沟道型转换TFT具有与构成部分栅电极的第一导电层5018a重叠的低浓度杂质区域5035(Lov区域)和用作源极区域或漏极区域的高浓度杂质区域5034。
接下来，形成第三层间绝缘膜5062。第三层间绝缘膜可以使用无机绝缘膜或有机绝缘膜。无机绝缘膜可以使用CVD法形成的氧化硅膜、SOG(玻璃上旋压)法应用的氧化硅膜、喷镀法形成的氮化硅膜或氧氮化硅膜等等。此外，对于有机绝缘膜可以使用丙烯酸树脂膜。
下面讲述了第二层间绝缘膜5037和第三层间绝缘膜5062的组合的例子。
给出的组合中丙烯酸膜和通过喷镀法形成的氮化硅膜或氧氮化硅膜构成的层叠膜用作第二层间绝缘膜5037，通过喷镀法形成的氮化硅膜或氧氮化硅膜用作第三层间绝缘膜5062。给出的另一种组合中通过等离子CVD法形成的氧化硅膜用作第二层间绝缘膜5037，通过等离子CVD法形成的氧化硅膜还用作第三层间绝缘膜5062。给出的另一种组合中通过SOG法形成的氧化硅膜用作第二层间绝缘膜5037，通过S0G法形成的氧化硅膜还用作第三层间绝缘膜5062。给出的另一种组合中由通过SOG法形成的氧化硅膜和等离子CVD法形成的氧化硅膜构成的层叠膜用作第二层间绝缘膜5037，通过等离子CVD法形成的氧化硅膜用作第三层间绝缘膜5062。给出的另一种组合中丙烯酸膜用作第二层间绝缘膜5037，丙烯酸膜还用作第三层间绝缘膜5062。给出的另一种组合中由丙烯酸膜和等离子CVD法形成的氧化硅膜构成的层叠膜用作第二层间绝缘膜5037，通过等离子CVD法形成的氧化硅膜用作第三层间绝缘膜5062。给出的另一种组合中通过等离子CVD法形成的氧化硅膜用作第二层间绝缘膜5037，丙烯酸膜用作第三层间绝缘膜5062。
在第三层间绝缘膜5062对应于像素电极5063的位置形成一个开口部分。第三层间绝缘膜起一个边沿的作用。形成开口部分时，通过使用湿蚀刻方法可以轻松制成锥形的侧壁。当开口部分的侧壁不够平缓时，由于一个步骤造成的自发光层变坏成为一个显著问题，因此需要对其给予关注。
碳粒子或金属粒子可以加入到第三层间绝缘膜中，降低电阻率，抑制产生静电。此时，可以调整碳粒子或金属粒子的加入量，使电阻率为1×106到1×1012Ωm(最好是1×108到1×1010Ωm)。
接下来，在暴露在第三层间绝缘膜5062开口部分中的像素电极5054上形成自发光层5063。
自发光层5063可以使用已知的有机发光材料和无机发光材料。
对于有机发光材料，可以自由使用低分子量有机发光材料、高分子量有机发光材料和中分子量有机发光材料。请注意，在该说明中，中分子量有机发光材料表示没有升华属性、分子数为20以下或键连接的分子的长度为10ìm以下的有机发光材料。
自发光层5063通常采用层叠结构。给定的层叠结构典型是“空子传输层/发光层/电子传输层”，是由Eastman Kodak公司的Tang等人提出的。此外，可以采用一个在阳极上的层叠结构，顺序是空子注入层/空子传输层/发光层/电子传输层或空子注入层/空子传输层/发光层/电子传输层/电子注入层。在发光层中可以掺杂荧光颜料等。
在该实施方案中，自发光层5063是通过蒸发法使用低分子量有机发光材料形成的。特别是在采用的层叠结构中厚度为20nm的铜酞菁(CuPc)膜用作空子注入层，并在其上形成厚度为70nm的三氨基-8-喹啉醇铝复合物(Alq3)膜作为发光层。通过添加喹丫啶、二萘嵌苯或DCM1到Alq3中能够控制发光颜色。
请注意，图8D中只显示了一个像素，但可以采用一种其中提供了对应于多种颜色的独立自发光层5063的结构，例如相应颜色R(红)、G(绿)和B(蓝)。
此外，对于使用高分子量有机发光材料的例子，自发光层5063可以由一个层叠结构组成，其中通过旋涂法形成的厚度为20nm的聚噻吩(PEDOT)用作空子注入层，在其上形成厚度为100nm左右的对亚苯基亚乙烯基(PPV)膜作为发光层。请注意，通过使用PPV的共轭聚合材料可以在红色到蓝色的范围内选择发射波长。此外，碳化硅等无机材料可以用于电子传输层或电子注入层。
请注意，自发光层5063不限于使用空子注入层、空子传输层、发光层、电子传输层、电子注入层等彼此之间界限分明的层叠结构。即发光层5063的结构可以有一个由分别构成空子注入层、空子传输层、发光层、电子传输层、电子注入层等的材料相互混合而成的层。
例如，自发光层5063的结构可以在电子传输层和发光层之间有一个由构成电子传输层的材料(下文中称作电子传输材料)和构成发光层的材料(下文中称作发光材料)所构成的混合层。
接下来，在自发光层5063上安装由导电膜形成的像素电极5064。在该实施方案中，铝和锂的合金膜用作导电膜。当然，可以使用已知的MgAg膜(镁和银的合金膜)。像素电极5064是自发光元件的阴极。至于阴极材料，可以自由使用由属于周期表的族1或2构成的导电膜或添加了上述元素的导电膜。
在完成像素电极5064的时刻，完成了自发光元件。请注意，自发光元件表示由像素电极(阳极)5054、自发光层5063和像素电极(阴极)5064构成的二极管。请注意，自发光元件可以利用单一激子发光(荧光)或三重激子发光(磷光)。
为了完全覆盖自发光元件，提供一个钝化膜5065是有效的。钝化膜5065可以包括由碳膜、氮化硅膜或氧氮化硅形成的绝缘膜，是由上述绝缘膜组合而成单层或层叠层。
钝化膜5065最好使用良好覆盖的膜，使用碳膜，特别是DLC(钻石状碳)膜是有效的。DLC膜可以在室温到100℃的温度范围内形成，因此可以轻松的在低耐热度的自发光层5063上形成。此外，DLC膜具有高阻塞效应，能够抑制自发光层5063的氧化。因此，能够防止自发光层5063的氧化问题。
请注意，在形成第三层间绝缘膜5062之后，直到形成钝化膜的步骤是通过使用多室型(串联型)膜沉积仪器、在不暴露到空气中的情况下执行的，这是有效的。
请注意，当在现实中获得如图8D所示的状态时，为了防止进一步暴露到外部空气中，最好使用高密封性和少量去气的保护膜(层叠膜、紫外线凝固树脂膜等)或半透明密封体执行封装(密封)。在这种情况下，在密封体内部加入惰性气体，或在其内部布置吸湿材料(例如氧化钡)，由此增强发光元件的可靠性。
此外，在通过封装等处理增加密封性之后，加上一个用于连接从在基底5000上形成的元件或电路上伸出的接线柱的接头(柔性印刷电路FPC)。从而完成了产品。
请注意，该实施方案可以应用于具有在实施方案1或实施方案2讲述的像素的显示设备的制造过程。
实施方案5在该实施方案中，参照图9A到9D讲述了结构与实施方案3或4不同的有源矩阵基底的制造过程。
请注意，到图9A步骤为止的步骤与实施方案3中图6A到6D和图7A的步骤相同。顺便说一句，不同点在于构成像素部分的驱动TFT是一个具有在栅电极之外形成的低浓度杂质区域(Loff区域)的n沟道TFT。
在图9A到9D中，与图6A到6D、图7A到7D、图8A到8D中相同的部分以相同的引用数字表示，并忽略了对其的讲述。
如图9A中所示，形成了第一层间绝缘膜5101。第一层间绝缘膜5101是通过使用等离子CVD法或喷镀法形成的厚度为100到200nm的含硅绝缘膜。在该实施方案中，通过等离子CVD法形成的100nm厚的氧氮化硅膜。当然，第一层间绝缘膜5101不限于氧氮化硅膜，可以使用另一种单层或层叠结构的含硅绝缘膜。
然后如图9B所示，执行热处理(热处理)恢复半导体层的结晶度，活化添加到半导体层中的杂质元素。热处理由使用炉内退火的热退火方法实现。热退火方法最好在氧浓度1ppm以下、最好是0.1ppm以下的400到700℃氮气中执行。在该实施方案中，通过1小时的410℃热处理执行活化处理。请注意，除热退火方法之外，也可以使用激光退火方法或快速热退火方法(RTA方法)。
此外，热处理可以在形成第一层间绝缘膜5101之前执行。顺便提一句，在构成第一导电层5015a到5019a和第二导电层5015b到5019b的材料易受加热影响的情况下，为了保护如该实施方案中的接线等，最好在形成第一层间绝缘膜5101(硅作为主成分的绝缘膜，例如氮化硅膜)之后执行热处理。
如上所述在形成第一层间绝缘膜5101(硅作为主成分的绝缘膜，例如氮化硅膜)之后执行热处理，由此能够在活化处理的同时执行半导体层的氢化。在氢化步骤中，第一层间绝缘膜5101中包含的氢终止了半导体层的不饱和键。
请注意，除用于活化处理的热处理之后还可以执行用于氢化的热处理。
这里，不管是否存在第一层间绝缘膜5101都能够氢化半导体层。此外，至于别的氢化方式，可以使用利用等离子体激发的氢的方式(等离子体氢化)或在含氢3到100％的气体中执行1到12小时的300到450℃热处理的方式。
通过上述步骤，能够在同一个基底上形成一个具有包含一个n沟道TFT和一个p沟道TFT的CMOS电路的驱动电路部分和一个具有一个转换TFT和一个驱动TFT的像素部分。
接下来，在第一层间绝缘膜5101上形成第二层间绝缘膜5102。第二层间绝缘膜5102可以使用无机绝缘膜。例如，可以使用CVD法形成的氧化硅膜、SOG(玻璃上旋压)法应用的氧化硅膜等。此外，至于第二层间绝缘膜5102可以使用有机绝缘膜。例如，可以使用聚酰亚胺、聚酰胺、BCB(苯环丁烯)、丙烯酸等制成的膜。此外，还可以使用丙烯酸膜和氧氮化硅膜的层叠结构。而且还可以使用通过喷镀法形成的丙烯酸膜和氮化硅膜或氧氮化硅膜的层叠结构。
接下来，使用干蚀刻或湿蚀刻来蚀刻第一层间绝缘膜5101、第二层间绝缘膜5102和栅极绝缘膜5006，由此形成达到构成驱动电路部分和像素部分的各个TFT的杂质区域(第三杂质区域(n+)和第四杂质区域(p+))。
随后形成与各个杂质区域电连接的接线5103到5109。请注意，形成接线5103到5109的方法是通过喷镀法连续形成100nm厚的Ti膜、350nm厚的Al膜和100nm厚的Ti膜的层叠膜并将该层叠膜制成希望的形状。
当然，本发明不限于三层结构，可以采用单层结构、双层结构或四层以上的层叠结构。此外，接线的材料不限于Al和Ti，可以使用其它导电膜。例如，可以通过将在TaN膜上形成Al膜或Cu膜并在其上又形成一个Ti膜的层叠膜制成形状来形成接线。
像素部分中转换TFT的源极区域和漏极区域中的一个通过接线5106与源极接线(层5019a和5019b构成的层叠层)电连接，另一个区域通过接线5107与像素部分中驱动TFT的栅电极电连接。
接下来，形成如图9C所示的第三层间绝缘膜5110。第三层间绝缘膜5110可以使用无机绝缘膜或有机绝缘膜。可以使用CVD法形成的氧化硅膜、SOG(玻璃上旋压)法应用的氧化硅膜等等。此外，对于有机绝缘膜可以使用丙烯酸树脂膜等。此外，可以采用丙烯酸膜和喷镀法形成的氮化硅膜或氧氮化硅膜的层叠结构。
第三层间绝缘膜5110能够减小由于在基底5000上形成TFT而产生的不均匀性并提供水平度。特别是提供第三层间绝缘膜5110主要是为了提供水平度，最好是水平度极好的膜。
接下来，使用干蚀刻或湿蚀刻，由此在第三层间绝缘膜5110中形成达到接线5108的接触孔。
接下来，通过将导电膜制成形状，形成像素电极5111。在该实施方案中，铝和锂的合金膜用作导电膜。当然，可以使用已知的MgAg膜(镁和银的合金膜)。像素电极5111是自发光元件的阴极。至于阴极材料，可以自由使用由属于周期表的族1或2构成的导电膜或添加了上述元素的导电膜。
接下来，如图9D所示，形成边沿5112，以便在像素中提供具有不同颜色的自发光层。通过使用无机绝缘膜或有机绝缘膜形成边沿5112。至于无机绝缘膜，可以使用喷镀法形成的氮化硅膜或氧氮化硅膜、CVD法形成的氧化硅膜、SOG法应用的氧化硅膜等。此外，至于有机绝缘膜，可以使用丙烯酸树脂膜。
在形成边沿5112时，通过使用湿蚀刻法能够轻松制成其锥形的侧壁。顺便说一句，当边沿5112的侧壁不够平缓时，由于一个步骤造成的自发光层变坏成为一个显著问题，因此需要对其给予关注。
请注意，当像素电极5111和接线5108相互电连接时，也在于第三层间绝缘膜5110中形成的接触孔中形成了边沿5112。因此，边沿5112填补了由于接口孔部分的不均匀性而产生的像素电极不均匀，由此防止了由于一个步骤造成的自发光层变坏。
下面给出了第三层间绝缘膜5110和边沿5112的组合的例子。
给出的组合中由丙烯酸膜和通过喷镀法形成的氮化硅膜或氧氮化硅膜构成的层叠膜用作第三层间绝缘膜5110，通过喷镀法形成的氮化硅膜或氧氮化硅膜用作边沿5112。给出的另一种组合中通过等离子CVD法形成的氧化硅膜用作第三层间绝缘膜5110，通过等离子CVD法形成的氧化硅膜还用作边沿5112。给出的另一种组合中通过SOG法形成的氧化硅膜用作第三层间绝缘膜5110，通过SOG法形成的氧化硅膜还用作边沿5112。给出的另一种组合中由通过SOG法形成的氧化硅膜和等离子CVD法形成的氧化硅膜构成的层叠膜用作第三层间绝缘膜5110，通过等离子CVD法形成的氧化硅膜用作边沿5112。给出的另一种组合中丙烯酸膜用作第三层间绝缘膜5110，丙烯酸膜还用作边沿5112。给出的另一种组合中由丙烯酸膜和等离子CVD法形成的氧化硅膜构成的层叠膜用作第三层间绝缘膜5110，通过等离子CVD法形成的氧化硅膜用作边沿5112。给出的另一种组合中通过等离子CYD法形成的氧化硅膜用作第三层间绝缘膜5110，丙烯酸膜用作边沿5112。
碳粒子或金属粒子可以加入到边沿5112中，降低电阻率并抑制产生静电。此时，可以调整碳粒子或金属粒子的加入量，使电阻率为1×106到1×1012Ωm(最好是1×108到1×1010Ωm)。
接下来，在由边沿5112环绕并暴露出来的像素电极5111上形成自发光层5113。
自发光层5113可以使用已知的有机发光材料和无机发光材料。
对于有机发光材料，可以自由使用低分子量有机发光材料、高分子量有机发光材料和中分子量有机发光材料。请注意，在该说明中，中分子量有机发光材料表示没有升华属性、分子数为20以下或键连接的分子的长度为10μm以下的有机发光材料。
自发光层5113通常采用层叠结构。给定的层叠结构典型是“空子传输层/发光层/电子传输层”，是由Eastman Kodak公司的Tang等人提出的。此外，可以采用一种在阴极上的层叠结构，顺序是电子传输层/发光层/空子传输层/空子注入层或电子注入层/电子传输层/发光层/空子传输层/空子注入层。在发光层中可以掺杂荧光颜料等。
在该实施方案中，自发光层5113是通过蒸发法使用低分子量有机发光材料形成的。特别是在采用的层叠结构中厚度为70nm的三基-8-喹啉醇铝复合物(Alq3)膜作为发光层，并在其上形成厚度为20nm的铜酞菁(CuPc)膜用作空子注入层。通过添加喹丫啶、二萘嵌苯或DCM1到Alq3中能够控制发光颜色。
请注意，图9D中只显示了一个像素，但可以采用一种其中提供了对应于多种颜色的独立自发光层5113的结构，例如相应颜色R(红)、G(绿)和B(蓝)。
此外，对于使用高分子量有机发光材料的例子，自发光层5113可以由一个层叠结构组成，其中通过旋涂法形成的厚度为20nm的聚噻吩(PEDOT)用作空子注入层，在其上形成厚度为100nm左右的对亚苯基亚乙烯基(PPV)膜作为发光层。请注意，通过使用PPV的π共轭聚合材料可以在红色到蓝色的范围内选择发射波长。此外，碳化硅等无机材料可以用于电子传输层或电子注入层。
请注意，自发光层5113不限于使用空子注入层、空子传输层、发光层、电子传输层、电子注入层等彼此之间界限分明的层叠结构。即发光层5113的结构可以有一个由分别构成空子注入层、空子传输层、发光层、电子传输层、电子注入层等层的材料相互混合而成的层。
例如，自发光层5113的结构可以采用在电子传输层和发光层之间有一个由构成电子传输层的材料(下文中称作电子传输材料)和构成发光层的材料(下文中称作发光材料)所构成的混合层。
接下来，在自发光层5113上形成由透明导电膜制成的像素电极5114。氧化锂和氧化锡的混合物(ITO)、氧化锂和氧化锌的混合物、氧化锌、氧化锡、氧化锂等可以用作透明导电膜。此外，还可以使用添加了镓的透明导电膜。像素电极5114是自发光元件的阳极。
在完成像素电极5114的时刻，完成了自发光元件。请注意，自发光元件表示由像素电极(阴极)5111、自发光层5113和像素电极(阳极)5114构成的二极管。请注意，自发光元件可以利用单一激子发光(荧光)或三重激子发光(磷光)。
在该实施方案中，因为像素电极5114是由透明导电膜形成的，所以从自发光元件发射的光射到基底5000的另一侧。此外，由于第三层间导电膜5110，形成像素电极5111的层与形成接线5106到5109的层不同。因此与实施方案3中的结构相比能够增加孔径比。
为了完全覆盖自发光元件，提供一个保护膜(钝化膜)5115是有效的。保护膜5115可以包括由碳膜、氮化硅膜或氧氮化硅形成的绝缘膜，是由上述绝缘膜组合而成的单层或层叠层。
请注意，在象该实施方案中一样，自发光元件发射到光是从像素电极5114一侧射出的情况下，需要使用透光的膜作为保护膜5115。
请注意，在形成边沿5112之后，直到形成保护膜的步骤是通过使用多室型(串联型)膜沉积仪器、在不暴露到空气中的情况下执行的，这是有效的。
请注意，当在现实中获得如图9D所示的状态时，为了防止进一步暴露到外部空气中，最好使用高密封性和少量去气的保护膜(层叠膜、紫外线凝固树脂膜等)或半透明密封体执行封装(密封)。在这种情况下，在密封体内部加入惰性气体，或在其内部布置吸湿材料(例如氧化钡)，由此增强发光元件的可靠性。
此外，在通过封装等处理增加密封性之后，加上一个用于连接从在基底5000上形成的元件或电路上伸出的接线柱的接头(柔性印刷电路FPC)。从而完成了产品。
请注意，该实施方案可以应用于具有在实施方案1或实施方案2讲述的像素的显示设备的制造过程。
实施方案6该实施方案举例显示了一种用于结晶产生包含在本发明半导体设备中的TFT半导体有源层的半导体膜的方法。
对于基薄膜，使用等离子CVD法在玻璃基底上形成厚度为400nm的氧氮化硅膜(成分比例Si＝23％、O＝59％、N＝7％、H＝2％)。然后，对于半导体膜，通过等离子CVD法在玻璃基底上形成150nm的非晶形硅膜。然后在其上执行三小时的500℃热处理，从而释放出半导体膜中包含的氢。然后通过激光退火法结晶半导体膜。
对于用于激光退火法的激光器，使用连续振荡YVO4激光器。对于激光退火法，使用YVO4激光器的第二谐波(波长532nm)作为激光。对于预定形状的光束，通过使用光学系统，将激光照射到在基底表面上形成的半导体膜上。
照射到基底上的光束的形状可以根据激光器或光学系统的类型而变。以这种方式，能够改变照射到基底上的光束能量密度的纵横比或分布。例如，照射到基底上的光束的各种形状可以是线、矩形和椭圆等形状。在该实施方案中，使用光学系统将YVO4激光器的第二谐波以200μm×50μm的椭圆形状照射到半导体膜上。
图10显示了一种光学系统的模块框图，当激光照射到在基底表面上形成的半导体膜上时使用。
激光器1001发射的激光(YVO4激光器的第二谐波)通过镜子1002进入凸透镜1003。激光斜向进入凸透镜1003。结果焦点位置由于散光等像差产生偏移。
然后，照射以这种方式形成的椭圆光束1006，并在引用数字1007或1008表示的方向上移动玻璃基底1005。于是，照射的椭圆光束1006在玻璃基底1005上形成的半导体膜1004上相对移动。
椭圆光束1006的相对扫描方向与椭圆光束1006的主轴垂直。
在该实施方案中，形成了200μm×50μm的椭圆光束，激光相对于凸透镜1003的入射角Φ为20°左右。照射到玻璃基底1005上的椭圆光束以50cm/s的速度移动。从而结晶半导体膜。
在以这种方式得到的结晶半导体膜上执行闭联蚀刻。图11显示了通过使用SEM放大1000倍观察表面的结果。通过将添加剂K2Cr2O7添加到HF∶H2O＝2∶1中制成用于闭联蚀刻的闭联溶液。图11中显示的是以图11中所示箭头指示的方向相对扫描激光得到的。大晶粒是在与激光扫描方向平行的方向上形成的。换句话说，形成晶体以便在激光扫描方向上伸展。
以这种方式，通过使用根据本实施方案的方法在结晶半导体膜上形成大晶粒。因此，当半导体膜用作半导体有源层制造TFT时，能够减少形成TFT区域的沟道中晶粒界面的数量。此外，每个晶粒内部具有结晶度，基本上是单晶。因此能够获得与使用单晶半导体的晶体管一样高的迁移率(场效应迁移率)。通过使用TFT，像素中的运算处理电路能够高速运行，这对于本发明的显示设备是优良的特性。因此TFT是有效的。
此外，当定位TFT使得载体移动的方向与形成的晶粒伸展方向相同时，能够显著减少载体穿过晶粒界面的次数。因此能够减小ON电流值变量(当TFT为ON时流过的漏电流值)、OFF电流值(TFT为OFF时流过的漏电流值)、阀值电压、S值和场效应迁移率。从而能够显著提高电子特性。
为了将椭圆光束1006照射到大范围的半导体膜上，在与主轴垂直的方向上扫描椭圆光束1006，多次照射半导体膜。这里，椭圆光束1006的位置在与每一次扫描的主轴平行的方向上偏移。连续扫描之间的扫描方向相反。在下文中，连续两次扫描中的一个称作向外扫描，另一个称作向内扫描。
间距d表示椭圆光束1006的位置相对于与每次扫描的主轴平行的方向上的偏移量。在向外扫描中，引用数字D1表示在具有如图11所示的大晶粒的区域中，椭圆光束1006在垂直于椭圆光束1006扫描方向的方向上的长度。在向内扫描中，引用数字D2表示在具有如图11所示的大晶粒的区域中，椭圆光束1006在垂直于椭圆光束1006扫描方向的方向上的长度。在这种情况下，D1和D2的平均值为D。
这里等式1定义了重合度R0.L[％]。
R0.L＝(1-d/D)×100[EQ1]在该实施方案中，重合度R0.L为0％。
实施方案7该实施方案在用于制造包含在本发明半导体设备中的TFT的半导体有源层时结晶半导体膜的方法上与实施方案6的不同。
到形成作为半导体膜的非结晶硅膜为止的步骤与实施方案6中的相同。在此之后使用了在日本专利申请公开号Hei 7-183540中提出的方法。乙酸镍溶液(重量换算浓度为5ppm，容量为10ml)使用旋涂法涂在半导体膜上。然后，在500℃氮气中在其上执行热处理一小时，在550℃氮气中执行十二小时。然后，通过激光退火法提高半导体膜的结晶度。
对于用于激光退火法的激光器，使用连续振荡YVO4激光器。对于激光退火法，使用YVO4激光器的第二谐波(波长532nm)作为激光。形成了200μm×50μm的椭圆光束，激光相对于如图10所示的光学系统中的凸透镜1003的入射角Φ为20°左右。椭圆光束以50cm/s的速度移动并照射到玻璃基底1005上。从而提高半导体膜的结晶度。
椭圆光束1006的相对扫描方向与椭圆光束1006的主轴垂直。
在以这种方式得到的结晶半导体膜上执行闭联蚀刻。图12显示了通过使用SEM放大1000倍观察表面的结果。图12中显示的是以图12中所示箭头指示的方向相对扫描激光得到的。大晶粒在激光扫描方向上伸展。
以这种方式，在根据本发明的结晶半导体膜上形成大晶粒。因此，当半导体膜用于制造TFT时，能够减少形成TFT区域的沟道中晶粒界面的数量。此外，每个晶粒内部具有结晶度，基本上是单晶。因此能够获得与使用单晶半导体的晶体管一样高的迁移率(场效应迁移率)。
此外，形成的晶粒在一个方向上排列。因此当定位TFT使得载体移动的方向与形成的晶粒伸展的方向相同时，能够显著减少载体穿过晶粒界面的次数。因此能够减小ON电流值变量、OFF电流值、阀值电压、S值和场效应迁移率。从而能够显著提高电子特性。
为了将椭圆光束1006照射到大范围的半导体膜上，在与主轴垂直的方向上扫描椭圆光束1006，多次照射半导体膜(该操作称作扫描)。这里，椭圆光束1006的位置在与每一次扫描的主轴平行的方向上偏移。连续扫描之间的扫描方向相反。在下文中，连续两次扫描中的一个称作向外扫描，另一个称作向内扫描。
间距d表示椭圆光束1006的位置相对于与每次扫描的主轴平行的方向上的偏移量。在向外扫描中，引用数字D1表示在具有如图12所示的大晶粒的区域中，椭圆光束1006在垂直于椭圆光束1006扫描方向的方向上的长度。在向内扫描中，引用数字D2表示在具有如图12所示的大晶粒的区域中，椭圆光束1006在垂直于椭圆光束1006扫描方向的方向上的长度。在这种情况下，D1和D2的平均值为D。
这里重合度R0.L[％]的定义与等式1一样。在该实施方案中，重合度R0.L为0％。
在图13中，粗线表示在通过使用上述结晶方法得到的结晶半导体膜(图13中改进的CG-硅所示)上执行Raman光谱法的结果。这里为了比较，细线表示在单晶硅(图13中ref.(100)Si Wafer所示)上执行Raman光谱法的结果。在图13中，虚线表示在半导体膜上(图13中受激准分子退火所示)上执行Raman光谱法的结果。为了获得半导体膜，要形成非结晶硅膜并通过热处理释放半导体膜中包含的氢。然后通过使用脉冲振荡的受激准分子激光器结晶半导体膜。
通过使用该实施方案的方法获得的半导体膜的Raman偏移峰值为517.3cm-1。半值宽度为4.96cm-1。另一方面，单晶硅的Raman偏移峰值为520.7cm-1。半值宽度为4.44cm-1。使用脉冲振荡的受激准分子激光器结晶的半导体膜的Raman偏移峰值为516.3cm-1。半值宽度为6.16cm-1。
根据图13中的结果，通过使用该实施方案中讲述的结晶方法获得的半导体膜的结晶度比使用脉冲振荡的受激准分子激光器结晶的半导体膜的结晶度更接近单晶硅的结晶度。
实施方案8在该实施方案中，参照图10、14A到14H以及15A和15B讲述了使用通过使用实施方案6中讲述的方法结晶的半导体膜制造TFT的情形。
在该实施方案中玻璃基底用作基底2000。对于基薄膜2001，使用等离子CVD法在玻璃基底上形成50nm的氧氮化硅膜(成分比例Si＝32％、O＝27％、N＝24％、H＝17％)和100nm的氧氮化硅膜(成分比例Si＝32％、O＝59％、N＝7％、H＝2％)。接下来，对于半导体膜2002，通过等离子CVD法在玻璃基底上形成150nm的非晶形硅膜。然后在其上执行三小时的500℃热处理，从而释放出半导体膜中包含的氢(图14A)。
此后，使用连续振荡YVO4激光器的第二谐波(波长532nm，5.5W)作为激光，形成200μm×50μm的椭圆光束，激光相对于如图10所示的光学系统中的凸透镜1003的入射角Φ为20°左右。椭圆光束以50cm/s的速度相对扫描，照射在半导体膜2002上(图14B)。
然后，在其上执行第一掺杂处理。这是用于控制阀值的沟道掺杂。材料气体使用B2H6，气体流量为30sccm，电流密度为0.05μA，加速电压为60keV，剂量为1×1014/cm2(图14C)。
接下来，通过成形将半导体膜2004蚀刻为希望的形状之后，通过等离子CVD法形成115nm厚的氧氮化硅膜，作为覆盖蚀刻后的半导体膜的栅极绝缘膜2007。然后，在栅极绝缘膜2007上形成30nm厚的TaN膜2008和370nm厚的W膜，作为导电膜(图14D)。
通过光刻法在其上形成由抗蚀剂制成的掩膜(没有显示)，并蚀刻W膜、TaN膜和栅极绝缘膜。
然后，去除由抗蚀剂制成的掩膜，并形成新掩膜2013。在其上执行第二掺杂处理，加入形成n型的杂质元素到半导体膜中。在这种情况下，导电层2010和2011是用于形成n型的杂质元素的掩膜，杂质区域2014是以自调整方式形成的。在该实施方案中，因为半导体膜的厚度为150nm，所以在两个条件下执行第二掺杂处理。在该实施方案中，phosfin(PH3)用作材料气体。使用的剂量为2×1013/cm2，加速电压为90keV，然后用于处理的剂量为5×1014/cm2，加速电压为10keV(图14E)。
接下来，去除由抗蚀剂制成的掩膜2013，并另外形成用于执行第三掺杂处理的新掩膜2015。通过第三掺杂处理，形成包含形成的导电类型与半导体膜的导电类型相反的杂质元素的杂质区域2016，该区域是p沟道TFT的有源层。通过使用导电层2010和2011作为杂质元素的掩膜，通过添加形成p型的杂质元素以自调整的方式形成了杂质区域2016。此外，因为半导体膜的厚度为150nm，所以在两个条件下执行该实施方案中的第三掺杂处理。在该实施方案中，乙硼烷(B2H6)用作材料气体。使用的剂量为2×1013/cm2，加速电压为90keV，然后用于处理的剂量为1×1015/cm2，加速电压为10keV(图14F)。
通过这些步骤，在各个半导体层上形成杂质区域2014和2016。
接下来，去除由抗蚀剂制成的掩膜2015，通过等离子CVD法形成50nm厚的氧氮化膜(成分比例Si＝32.8％、O＝63.7％、N＝3.5％)作为第一层间绝缘膜2017。
接下来，在其上分别执行恢复半导体层的结晶度和活化添加到半导体层中的杂质元素的热处理。然后，通过使用退火炉的热退火法在550℃的氮气中执行四小时的热处理(图14G)。
接下来，在第一层间绝缘膜2017上形成无机或有机绝缘材料制成的第二层间绝缘膜2018。在该实施方案中，在通过CVD法形成50nm厚的氮化硅膜之后，形成400nm厚的氧化硅膜。
在热处理之后，可以执行氢化处理。在该实施方案中，使用退火炉在410℃的氮气中执行一小时的热处理。
接下来形成电连接杂质区域的接线2019。在该实施方案中，通过将50nm厚的Ti膜、500nm厚的Al-Si膜和50nm厚的Ti膜构成的层叠膜制成形状，形成接线5019。当然结构不限于两层结构，也可以是单层结构或三层以上的层叠结构。接线的材料不限于Al和Ti。例如，可以在TaN膜上形成Al和/或Cu。然后可以将具有Ti膜的层叠膜制成形状来形成接线(图14H)。
以这种方式，形成了n沟道TFT 2031和p沟道TFT 2032，两者的沟道长度为6μm，沟道宽度为4μm。
图15A和15B显示了测量这些特性的结果。图15A显示了n沟道TFT 2031的电特性。图15B显示了p沟道TFT 2032的电特性。电特性是在栅极电压Vg＝-16到16V的范围中和漏极电压Vd＝1V和5V的范围中的两个测量点测量的。在图15A和15B中，漏电流(ID)和栅电流(IG)以实线表示。虚线表示迁移率(μFE)。
因为在根据本发明结晶的半导体膜上形成了大晶粒，所以当使用半导体膜制造TFT时，能够减少在形成区域的沟道中晶粒界面的数量。此外，因为形成的晶粒指向相同的方向，所以能够显著减少载体穿过晶粒界面的次数。因此，能够获得具有如图15A和15B中所示的良好电特性的TFT。特别是n沟道TFT中的迁移率为524cm2/Vs，p沟道TFT中的迁移率为205cm2/Vs。当使用该类TFT制造显示设备时，还能够提高运行特性和可靠性。
实施方案9在该实施方案中，参照图10和图16A到19B讲述了使用通过使用实施方案7中讲述的方法结晶的半导体膜制造TFT的情形。
到形成作为半导体膜的非结晶硅膜为止的步骤与实施方案8中的相同。形成的非结晶硅膜的厚度为150nm(图16A)。
此后使用了在日本专利申请公开号Hei 7-183540中提出的方法。通过旋涂法将乙酸镍溶液(重量换算浓度为5ppm，容量为10ml)涂在半导体膜上，形成含金属膜2021。然后，在500℃的氮气中在其上执行热处理一小时，在550℃的氮气中执行十二小时。因而获得半导体膜2022(图16B)。
然后，通过激光退火法提高半导体膜2022的结晶度。
对于用于激光退火法的激光器，使用连续振荡YVO4激光器。对于用于激光退火法的条件，使用YVO4激光器的第二谐波(波长532nm，5.5W)作为激光。形成200μm×50μm的椭圆光束，激光相对于如图10所示的光学系统中的凸透镜1003的入射角Φ为20°左右。椭圆光束以20cm/s到50cm/s的速度移动并照射到基底上。因而获得半导体膜2023(图16C)。
在图16C中结晶半导体膜之后的步骤与实施方案8中显示的图14C到14H所示的步骤相同。以这种方式，形成了n沟道TFT 2031和p沟道TFT 2032，两者的沟道长度为6μm，沟道宽度为4μm。这些电特性是测量的。
图17A到19B显示了通过这些步骤制造的TFT的电特性。
图17A和17B显示了在图16C激光退火步骤中以20cm/s的速度移动基底而制造的TFT的这些电特性。图17A显示了n沟道TFT 2031的电特性。图17B显示了p沟道TFT 2032的电特性。图18A和18B显示了在图16C激光退火步骤中以50cm/s的速度移动基底而制造的TFT的这些电特性。图18A显示了n沟道TFT 2031的电特性。图18B显示了p沟道TFT 2032的电特性。
电特性是在栅极电压Vg＝-16到16V的范围中和漏极电压Vd＝1V和5V的范围中测量的。在图17A到18B中，漏电流(ID)和栅电流(IG)以实线表示。虚线表示迁移率(μFE)。
因为在根据本发明结晶的半导体膜上形成了大晶粒，所以当使用半导体膜制造TFT时，能够减少在形成区域的沟道中包含的晶粒界面的数量。此外，形成的晶粒指向相同的方向。此外，少量晶粒界面处在与激光相对扫描方向相交的方向上。因此能够显著减少载体穿过晶粒界面的次数。
所以，能够获得具有如图17A到18B中所示的良好电特性的TFT。特别是图17A和17B中的n沟道TFT中的迁移率为510cm2/Vs，p沟道TFT中的迁移率为200cm2/Vs。图18A和18B中的n沟道TFT中的迁移率为595cm2/Vs，p沟道TFT中的迁移率为199cm2/Vs。当使用该类TFT制造显示设备时，还能够提高运行特性和可靠性。
图19A和19B显示了在图16C激光退火步骤中以50cm/s的速度移动基底而制造的TFT的这些电特性。图19A显示了n沟道TFT 2031的电特性。图19B显示了p沟道TFT 2032的电特性。
电特性是在栅极电压Vg＝-16到16V的范围中和漏极电压Vd＝1V和5V的范围中测量的。
如图19A和19B所示，能够获得具有良好电特性的TFT。特别是图19A中的n沟道TFT中的迁移率为657cm2/Vs，图19B中的p沟道TFT中的迁移率为219cm2/Vs。当使用该类TFT制造显示设备时，还能够提高运行特性和可靠性。
实施方案10根据本发明的非易失存储器能够加入到在所有领域中作为实现数据的存储和读取的记录介质的电子设备中。在该实施方案中，说明了这种电子设备。
应用本发明的电子设备的例子包括摄像机、数字照相机、护目型显示器(头戴式显示器)、导航系统、放声系统(汽车音响系统、声频成分立体声系统等)、笔记本个人计算机、游戏机、便携式信息终端(移动式计算机、便携电话、便携游戏机、电子书籍等等)和配有记录介质的图像重现系统(特别是播放数字化视频光盘(DVD)等记录介质并配有显示图像的显示器的设备)。图20A到20G中显示了电子设备的具体例子。
图20A显示了一种包括外壳1401、支架1402和显示部分1403的显示设备。本发明能够应用于显示部分1403。
图20B显示了一种摄像机，包括机身1411、显示部分1412、声音输入部分1413、操作开关1414、电池1415、图像接收部分1416等。本发明能够应用于显示部分1412。
图20C显示了一种笔记本个人计算机，包括机身1421、外壳1422、显示部分1423、键盘1424等。本发明能够应用于显示部分1423。
图20D显示了一种便携信息终端，包括机身1431、输入笔1432、显示部分1433、操作按钮1434、外部接口1435等。本发明能够应用于显示部分1433。
图20E显示了一种声音重现系统，特别是汽车的音响系统，包括机身1441、显示部分1442、操作开关1443和1444等。本发明能够应用于显示部分1422。此外，这里采用的例子是汽车的音响系统，但还可以给出便携或家用音响系统。
图20F显示了一种数字照相机，包括机身1451、显示部分A 1452、目镜部分1453、操作开关1454、显示部分B 1455、电池1456等。本发明能够应用于显示部分A 1452和显示部分B 1455。
图20G显示了一种便携电话，包括机身1461、声音输出部分1462、声音输入部分1463、显示部分1464、操作开关1465、天线1466等。本发明能够应用于显示部分1464。
在上述电子设备中使用的显示设备既可以使用玻璃基底，也可以使用抗热塑料基底。因此能够达到减轻电子设备的重量。
如上所述，本发明的应用范围相当宽，因此本发明能够应用于所有领域的电子设备。此外，该实施方案中的电子设备可以使用基于实施方案1到9的任何组合的结构来实现。
因此，使用根据本发明的显示设备和使用该显示设备的显示系统，能够实现具有高清晰度显示和低功耗的小型轻便电子设备。
根据本发明，以前在现有技术中在GPU中执行的部分运算处理能够在显示设备中执行，因此能够减少GPU的运算处理量。此外，能够减少显示系统需要的部件数量，由此能够使显示系统体积减小、重量减轻。此外，在显示静态图像或只有部分图像数据改变的情况下，重写非常少量的图像数据就足够了，因此能够大大减小功耗。相应的，能够实现适用于高清晰度和大尺寸图像显示的显示设备和使用该显示设备的显示系统。
除了那些在本发明优选实施方案中讲述的显示设备之外，本发明还能够应用于其它类型的显示设备。例如，可以使用基于硅片的有源矩阵显示设备。另外，薄膜晶体管可以是顶部栅极型、底部栅极型或双栅极型。
权利要求
1.一种显示设备，包括很多像素，每个像素包括第一存储电路；第二存储电路；运算处理电路；以及显示处理电路，其中第一存储电路存储第一图像数据并输出数据到运算处理电路；第二存储电路存储第二图像数据并输出数据到运算处理电路；运算处理电路在第二图像数据等于预定义图像数据时输出第一图像数据到显示处理电路，在第二图像数据不等于预定义图像数据时输出第二图像数据到显示处理电路；显示处理电路根据运算处理电路输出的第一图像数据或第二图像数据形成图像信号。
2.一种显示设备，包括很多像素，每个像素包括第一存储电路，第二存储电路；运算处理电路；以及显示处理电路，其中第一存储电路存储第一图像数据并输出数据到运算处理电路；第二存储电路存储第二图像数据并输出数据到运算处理电路；运算处理电路在第二图像数据等于预定义图像数据时输出第一图像数据到显示处理电路，在第二图像数据不等于预定义图像数据时输出第二图像数据到显示处理电路；显示处理电路根据运算处理电路输出的第一图像数据或第二图像数据形成图像信号；第一存储电路具有存储对应于一帧的第一图像数据的装置；第二存储电路具有存储对应于一帧的第二图像数据的装置。
3.一种显示设备，包括很多像素，每个像素包括第一存储电路；第二存储电路；运算处理电路；以及显示处理电路，其中第一存储电路存储第一图像数据并输出数据到运算处理电路；第二存储电路存储第二图像数据并输出数据到运算处理电路；运算处理电路在第二图像数据等于预定义图像数据时输出第一图像数据到显示处理电路，在第二图像数据不等于预定义图像数据时输出第二图像数据到显示处理电路；显示处理电路根据从运算处理电路通过D/A转换输出的第一图像数据或第二图像数据形成图像信号。
4.一种显示设备，包括很多像素，每个像素包括第一存储电路；第二存储电路；运算处理电路；以及显示处理电路，其中第一存储电路存储第一图像数据并输出数据到运算处理电路；第二存储电路存储第二图像数据并输出数据到运算处理电路；运算处理电路在第二图像数据等于预定义图像数据时输出第一图像数据到显示处理电路，在第二图像数据不等于预定义图像数据时输出第二图像数据到显示处理电路；显示处理电路根据从运算处理电路通过D/A转换输出的第一图像数据或第二图像数据形成图像信号；第一存储电路具有存储对应于一帧的第一图像数据的装置；第二存储电路具有存储对应于一帧的第二图像数据的装置。
5.根据权利要求1的显示设备，其中第一图像数据和第二图像数据中至少一个是1位的图像数据。
6.根据权利要求2的显示设备，其中第一图像数据和第二图像数据中至少一个是1位的图像数据。
7.根据权利要求3的显示设备，其中第一图像数据和第二图像数据中至少一个是1位的图像数据。
8.根据权利要求4的显示设备，其中第一图像数据和第二图像数据中至少一个是1位的图像数据。
9.根据权利要求1的显示设备，其中第一图像数据和第二图像数据中至少一个是2位或以上的图像数据。
10.根据权利要求2的显示设备，其中第一图像数据和第二图像数据中至少一个是2位或以上的图像数据。
11.根据权利要求3的显示设备，其中第一图像数据和第二图像数据中至少一个是2位或以上的图像数据。
12.根据权利要求4的显示设备，其中第一图像数据和第二图像数据中至少一个是2位或以上的图像数据。
13.根据权利要求1的显示设备，还包括一个根据图像信号改变像素灰度的装置。
14.根据权利要求2的显示设备，还包括一个根据图像信号改变像素灰度的装置。
15.根据权利要求3的显示设备，还包括一个根据图像信号改变像素灰度的装置。
16.根据权利要求4的显示设备，还包括一个根据图像信号改变像素灰度的装置。
17.根据权利要求1的显示设备，还包括一个顺序驱动各个位的存储电路的装置。
18.根据权利要求2的显示设备，还包括一个顺序驱动各个位的存储电路的装置。
19.根据权利要求3的显示设备，还包括一个顺序驱动各个位的存储电路的装置。
20.根据权利要求4的显示设备，还包括一个顺序驱动各个位的存储电路的装置。
21.根据权利要求1的显示设备，还包括一个将图像数据顺序输入到各个位的存储电路的装置。
22.根据权利要求2的显示设备，还包括一个将图像数据顺序输入到各个位的存储电路的装置。
23.根据权利要求3的显示设备，还包括一个将图像数据顺序输入到各个位的存储电路的装置。
24.根据权利要求4的显示设备，还包括一个将图像数据顺序输入到各个位的存储电路的装置。
25.根据权利要求1的显示设备，其中各个存储电路都包括一个静态随机存取存储器(SRAM)。
26.根据权利要求2的显示设备，其中各个存储电路都包括一个静态随机存取存储器(SRAM)。
27.根据权利要求3的显示设备，其中各个存储电路都包括一个静态随机存取存储器(SRAM)。
28.根据权利要求4的显示设备，其中各个存储电路都包括一个静态随机存取存储器(SRAM)。
29.根据权利要求1的显示设备，其中各个存储电路都包括一个动态随机存取存储器(DRAM)。
30.根据权利要求2的显示设备，其中各个存储电路都包括一个动态随机存取存储器(DRAM)。
31.根据权利要求3的显示设备，其中各个存储电路都包括一个动态随机存取存储器(DRAM)。
32.根据权利要求4的显示设备，其中各个存储电路都包括一个动态随机存取存储器(DRAM)。
33.根据权利要求1的显示设备，其中存储电路、运算处理电路和显示处理电路是使用薄膜晶体管构成的，各包括一个在半导体薄膜上形成的有源层，半导体薄膜是在从由单晶半导体基底、石英基底、玻璃基底、塑料基底、不锈钢基底和SOI基底构成的组中选择的基底上形成的。
34.根据权利要求2的显示设备，其中存储电路、运算处理电路和显示处理电路是使用薄膜晶体管构成的，各包括一个在半导体薄膜上形成的有源层，半导体薄膜是在从由单晶半导体基底、石英基底、玻璃基底、塑料基底、不锈钢基底和SOI基底构成的组中选择的基底上形成的。
35.根据权利要求3的显示设备，其中存储电路、运算处理电路和显示处理电路是使用薄膜晶体管构成的，各包括一个在半导体薄膜上形成的有源层，半导体薄膜是在从由单晶半导体基底、石英基底、玻璃基底、塑料基底、不锈钢基底和SOI基底构成的组中选择的基底上形成的。
36.根据权利要求4的显示设备，其中存储电路、运算处理电路和显示处理电路是使用薄膜晶体管构成的，各包括一个在半导体薄膜上形成的有源层，半导体薄膜是在从由单晶半导体基底、石英基底、玻璃基底、塑料基底、不锈钢基底和SOI基底构成的组中选择的基底上形成的。
37.根据权利要求1的显示设备，其中作用是顺序驱动各个位的存储电路的电路是在与像素部分相同的基底上形成的。
38.根据权利要求2的显示设备，其中作用是顺序驱动各个位的存储电路的电路是在与像素部分相同的基底上形成的。
39.根据权利要求3的显示设备，其中作用是顺序驱动各个位的存储电路的电路是在与像素部分相同的基底上形成的。
40.根据权利要求4的显示设备，其中作用是顺序驱动各个位的存储电路的电路是在与像素部分相同的基底上形成的。
41.根据权利要求1的显示设备，其中作用是将图像数据顺序输入各个位的存储电路的电路是在与像素部分相同的基底上形成的。
42.根据权利要求2的显示设备，其中作用是将图像数据顺序输入各个位的存储电路的电路是在与像素部分相同的基底上形成的。
43.根据权利要求3的显示设备，其中作用是将图像数据顺序输入各个位的存储电路的电路是在与像素部分相同的基底上形成的。
44.根据权利要求4的显示设备，其中作用是将图像数据顺序输入各个位的存储电路的电路是在与像素部分相同的基底上形成的。
45.根据权利要求1的显示设备，其中半导体薄膜是通过使用连续振荡激光器的结晶方法形成的。
46.根据权利要求2的显示设备，其中半导体薄膜是通过使用连续振荡激光器的结晶方法形成的。
47.根据权利要求3的显示设备，其中半导体薄膜是通过使用连续振荡激光器的结晶方法形成的。
48.根据权利要求4的显示设备，其中半导体薄膜是通过使用连续振荡激光器的结晶方法形成的。
49.根据权利要求1的显示设备，其中显示设备应用于从由显示器、摄像机、头戴式显示器、DVD重现仪器、护目型显示器、个人计算机、移动电路和放声仪器构成的组中选择的电子设备。
50.根据权利要求2的显示设备，其中显示设备应用于从由显示器、摄像机、头戴式显示器、DVD重现仪器、护目型显示器、个人计算机、移动电路和放声仪器构成的组中选择的电子设备。
51.根据权利要求3的显示设备，其中显示设备应用于从由显示器、摄像机、头戴式显示器、DVD重现仪器、护目型显示器、个人计算机、移动电路和放声仪器构成的组中选择的电子设备。
52.根据权利要求4的显示设备，其中显示设备应用于从由显示器、摄像机、头戴式显示器、DVD重现仪器、护目型显示器、个人计算机、移动电路和放声仪器构成的组中选择的电子设备。
53.一种显示系统，由根据权利要求1的显示设备和专用于图像处理的运算处理设备构成。
54.一种显示系统，由根据权利要求2的显示设备和专用于图像处理的运算处理设备构成。
55.一种显示系统，由根据权利要求3的显示设备和专用于图像处理的运算处理设备构成。
56.一种显示系统，由根据权利要求4的显示设备和专用于图像处理的运算处理设备构成。
57.一种使用根据权利要求53的显示系统的电子设备。
58.一种使用根据权利要求54的显示系统的电子设备。
59.一种使用根据权利要求55的显示系统的电子设备。
60.一种使用根据权利要求56的显示系统的电子设备。
全文摘要
提供了一种低功耗的显示设备，能够减少GPU的运算处理量，不需要存储对应一屏图像数据的存储设备，还提供了一种使用该显示设备的显示系统。显示设备由各包括一个存储电路、运算处理电路和显示处理电路的像素和各自功能为在任意存储电路中存储图像数据的电路构成。显示系统由显示设备和包含GPU的图像处理设备构成。通过显示系统中GPU中的运算处理形成各个结构分量的图像数据。形成的图像数据存储在各个像素的对应存储电路中。存储的图像数据用于各个像素的运算处理电路的合成处理。然后在显示处理电路中将图像数据转换成图像信号。
文档编号G09G3/20GK1477492SQ021548
公开日2004年2月25日 申请日期2002年12月2日 优先权日2001年11月30日
发明者黑川义元, 之, 池田隆之 申请人:株式会社半导体能源研究所