专利名称：通用型平板显示控制器的制作方法
技术领域：
本实用新型涉及平板显示器的驱动和控制技术，特别是具有PWM波形发生器和可配置寄存器，可以用于LCD、FED、PDP等各种平板显示器的显示控制器，属于平板显示技术领域。
背景技术：
现在平板显示器已经成为信息显示技术发展的主流，各种不同类型的平板显示器件如LCD、PDP、FED、OLED等竞相发展，图像显示质量越来越好，应用领域越来越广。从系统方面讲任何平板显示系统都有三部分组成视频信号处理电路、显示模块和接口控制电路。其中视频信号处理电路对任何平板显示器都是相同的，已有许多通用电路可供设计者选择；而显示模块由显示矩阵和驱动电路组成，不同类型的显示器件，其显示机理、显示屏结构和驱动电路有很大的区别，但都通过各自的驱动电路来实现；对于接口控制电路，目前各研发单位和生产厂家都是根据各自的情况，采用FPGA等可编程器件或开发专用电路ASIC。不同厂家的产品或同一厂家不同类型的产品其接口控制电路都不一样。不仅使得显示系统的成本居高不下，而且难于实现规范化产品的形成。经过分析，各种类型的平板显示器有一个共同的特点，即都是采用矩阵结构，其驱动原理是一致的，对像素扫描寻址的方法和过程都是按行、按列逐点扫描进行显示。因此发明一种通用型平板显示控制器，能够实现对不同平板显示器件的控制，不但具有很大的设计灵活性，而且容易实现平板显示技术的标准化，便于规模化生产，提高互换性、可维护性、降低系统成本。但是目前国内外尚没有这种通用的平板显示器控制方法。
发明内容
本实用新型的目的是开发一种对于各种有源寻址的平板显示器通用的显示控制器，内置扫描控制器和脉宽调制控制器(PWM)，能够为平板显示器提供所需要的像素时钟信号和行、场扫描控制时序信号。
本实用新型的技术方案采用全集成设计方法，把数字变频器、列扫描控制器、行扫描控制器、PWM波形发生器、存储器控制器等单元电路集成在一起，设计成IP核。
1、采用三组可配置数据寄存器，表征平板显示器的类型、分辨率和扫描方式。
2、数字变频器用来根据所设定的显示分辨率和扫描方式产生指定的时钟频率信号。
3、列扫描控制器和行扫描控制器用来产生从存储器读出数据的控制信号4、PWM波形发生器用来产生和输出脉宽调制信号。可用来激励平板显示器系统中的高电压发生器。
本实用新型具体的技术方案如下这种通用型平板显示控制器，它包括数字变频器、I2C接口控制器、状态寄存器、PWM波形发生器、列扫描控制器、行扫描控制器、存储器控制器，其特点是将它们集成在一起；数字变频器1由数据锁存器12、延时电路11和逻辑运算电路10三部分组成；数据锁存器12的数据输入端与配置寄存器13相连，接收并锁存配置寄存器13的数据，延时电路和逻辑运算电路的时钟输入端直接连到外部时钟输入，逻辑运算电路把外部输入的时钟信号和延时后的信号经过异或运算后在输出端输出DCLK信号；外部时钟信号CLK输入给逻辑运算电路和延时电路，延时电路根据数据锁存器的控制码D0-D7，把经过延时的频率信号f1-f8送到逻辑运算电路，再由逻辑运算电路输出经过变频处理的时钟信号DCLK；I2C接口控制器2I2C接口控制器内部由串并转换器、时序控制器、地址发生器电路组成；I2C接口控制器通过串行总线与外部CPU接口相连，通过3位地址线和8位数据线分别与配置寄存器13、配置寄存器14、配置寄存器15、PWM波形发生器4、状态寄存器3相连；I2C接口控制器接收外部CPU的I2C协议信号，在内部地址发生器的控制下，顺序的写入各配置寄存器，地址与内部寄存器的关系是000为配置寄存器13；001和010为PWM寄存器；011和100为配置寄存器14；101和110为配置寄存器15；111为状态寄存器；状态寄存器3由一个8位数据寄存器组成；8位数据输入线与I2C接口控制器数据总线相连，8位数据输出线连到I2C接口控制器的数据输出缓冲器；由I2C接口控制器装入8位数据；PWM波形发生器4由一个分频器8和一个可预置初值的可预置串入/并入串出移位寄存器9组成；分频器的时钟输入端连到外部时钟CLK，内部移位寄存器的并行数据输入端连到I2C接口控制器的数据总线，PWM输出端直接输出PWM信号；接收外部的时钟信号，根据内部寄存器的预置初值，输出可调脉宽信号；列扫描控制器5由可预置循环计数器16、多路选择器17、分频器18组成；循环计数器的数据预置端与配置寄存器14相连，计数器的时钟输入与数字变频器的输出相连，多路选择器的输入与行同步Hs、场同步Vs、像素时钟DCLK相连；循环计数器通过配置寄存器14置初值，然后对时钟DCLK减计数，计数器全零时输出VCK和OE信号。多路选择器选择Hs、Vs和DCLK之一进行二分频后输出POL信号；行扫描控制器6由可预置循环计数器19、延时计数器20、延时计数器21、延时计数器22和或门23组成；循环计数器的数据预置端与配置寄存器15相连，计数时钟与列扫描控制器相连，延时计数器分别与列扫描控制器、输入信号Vsy、输入信号Hsy相连；循环计数器通过配置寄存器15置初值，然后对列扫描控制器的输出信号VCK进行减计数，计数器全零时经或门输出Vs信号，或门的另一个输入来自Vsy的延时计数器；列扫描控制器输出的VCK信号经延时后输出Hs信号，Hsy信号经延时后输出到存储器控制器用来产生HF信号；存储器控制器7由脉冲整形电路和单脉冲发生器组成；输入端接到行扫描控制器接收到的Vsy和Hsy信号，CS、VF和HF信号直接对外输出；脉冲整形电路对Vsy信号进行整形后在经过分频输出CS信号。Vsy信号延时后经单脉冲发生器输出VF信号，Hsy信号延时后经单脉冲发生器输出HF信号；本实用新型的有益效果通用型平板显示控制器可以根据使用者的需要，灵活的配置显示分辨率和扫描方式；具有通用性，可以控制LCD、PDP、FED、OLED等多种点阵寻址的平板显示器。可以实现平板显示系统的标准化设计，降低显示系统成本。
图1平板显示器通用控制器结构框图图2PWM波形发生器结构框图图3数字变频器结构框图图4列扫描控制器结构框图图5行扫描控制器结构框图图中1.数字变频器 2.I2C接口控制器 3.状态寄存器 4.PWM波形发生器 5.列扫描控制器 6.行扫描控制器 7.存储器控制器 8.分频器 9.串入/并入/串出移位寄存器 10.逻辑运算电路 11.延时电路 12.数据锁存器 13.8位配置寄存器 14.16位配置寄存器 15.16位配置寄存器 17.多路器 18.分频器 19.可预置循环计数器20.延时计数器 21.延时计数器 22.延时计数器 23.或门具体实施方式
这种通用型平板显示控制器，它包括数字变频器、I2C接口控制器、状态寄存器、PWM波形发生器、列扫描控制器、行扫描控制器、存储器控制器，其特征在于将它们集成在一起数字变频器1由数据锁存器12、延时电路11和逻辑运算电路10三部分组成；数据锁存器12的数据输入端与配置寄存器13相连，接收并锁存配置寄存器13的数据，延时电路和逻辑运算电路的时钟输入端直接连到外部时钟输入，逻辑运算电路把外部输入的时钟信号和延时后的信号经过异或运算后在输出端输出DCLK信号；外部时钟信号CLK输入给逻辑运算电路和延时电路，延时电路根据数据锁存器的控制码D0-D7，把经过延时的频率信号f1-f8送到逻辑运算电路，再由逻辑运算电路输出经过变频处理的时钟信号DCLK；I2C接口控制器2I2C接口控制器内部由串并转换器、时序控制器、地址发生器电路组成；I2C接口控制器通过串行总线与外部CPU接口相连，通过3位地址线和8位数据线分别与配置寄存器13、配置寄存器14、配置寄存器15、PWM波形发生器4、状态寄存器3相连；I2C接口控制器接收外部CPU的I2C协议信号，在内部地址发生器的控制下，顺序的写入各配置寄存器，地址与内部寄存器的关系是000为配置寄存器13；001和010为PWM寄存器；011和100为配置寄存器14；101和110为配置寄存器15；111为状态寄存器；状态寄存器3由一个8位数据寄存器组成；8位数据输入线与I2C接口控制器数据总线相连，8位数据输出线连到I2C接口控制器的数据输出缓冲器；由I2C接口控制器装入8位数据；PWM波形发生器4由一个分频器8和一个可预置初值的可预置串入/并入串出移位寄存器9组成；分频器的时钟输入端连到外部时钟CLK，内部移位寄存器的并行数据输入端连到I2C接口控制器的数据总线，PWM输出端直接输出PWM信号；接收外部的时钟信号，根据内部寄存器的预置初值，输出可调脉宽信号；列扫描控制器5由可预置循环计数器16、多路选择器17、分频器18组成；循环计数器的数据预置端与配置寄存器14相连，计数器的时钟输入与数字变频器的输出相连，多路选择器的输入与行同步Hs、场同步Vs、像素时钟DCLK相连；循环计数器通过配置寄存器14置初值，然后对时钟DCLK减计数，计数器全零时输出VCK和0E信号。多路选择器选择Hs、Vs和DCLK之一进行二分频后输出POL信号；行扫描控制器6由可预置循环计数器19、延时计数器20、延时计数器21、延时计数器22和或门23组成；循环计数器的数据预置端与配置寄存器15相连，计数时钟与列扫描控制器相连，延时计数器分别与列扫描控制器、输入信号Vsy、输入信号Hsy相连；循环计数器通过配置寄存器15置初值，然后对列扫描控制器的输出信号VCK进行减计数，计数器全零时经或门输出Vs信号，或门的另一个输入来自Vsyn的延时计数器；列扫描控制器输出的VCK信号经延时后输出Hs信号，Hsy信号经延时后输出到存储器控制器用来产生HF信号；存储器控制器7由脉冲整形电路和单脉冲发生器组成；输入端接到行扫描控制器接收到的Vsy和Hsy信号，CS、VF和HF信号直接对外输出；脉冲整形电路对Vsy信号进行整形后在经过分频输出CS信号。Vsy信号延时后经单脉冲发生器输出VF信号，Hsy信号延时后经单脉冲发生器输出HF信号；PWM波形发生器，其分频器8由D触发器组成；时钟端接外部输入时钟，反向输出端接到本身D数据输入端，正向输出端接到移位寄存器的时钟端；外部时钟接在D触发器的时钟，在正向数据输出端输出二分频后的时钟信号，作为移位寄存器的移位时钟；并行数据输入端接I2C接口控制器数据总线，串行输入端接末位串行输出端，构成移位计数器9；在移位时钟的控制下，由串行数据输出端输出方波信号；移位寄存器9由16个D触发器构成可预置、可并行输入数据、可串行输入数据，且串行输出的循环移位寄存器。
数字变频器，其逻辑运算电路10由异或电路和基本门电路组成，时钟输入端接外部时钟电路和延时电路，输出端接时钟信号外输出端；时钟信号CLK和延时的频率信号f1-f8进行异或等逻辑运算后，输出变频后的时钟信号；其延时电路11由串联在一起的8个基本延时单元构成，每一个延时单元由两级反向器组成，并通过一个电子开关控制该延时单元是否工作；8个延时单元的控制端接数据锁存器12，时钟输入端接外部时钟输入，输出端接到逻辑运算电路；当锁存器12的控制码确定后，输入时钟信号f0经延时后输出频率信号f1-f8中的一个或几个给逻辑运算电路；其数据锁存器12由8个D型触发器组成数据锁存器；数据输入端接到配置寄存器13的数据线，数据输出端接延时电路；根据数据锁存器的预置值产生延时电路的控制码。
配置寄存器13由8单元数据寄存器构成，数据输入端接I2C接口控制器数据总线，输出端接数字变频器的数据锁存器12，从I2C接口控制器把配置数据写入数字变频器的数据锁存器12。
配置寄存器14由16单元数据寄存器构成；数据输入端接I2C接口控制器数据总线，输出端接列扫描控制器配置数据输入端；从I2C接口控制器把配置数据写入列扫描控制器配置数据输入端。
配置寄存器15由16单元数据寄存器构成；数据输入端接I2C接口控制器数据总线，输出端接行扫描控制器配置数据输入端；从I2C接口控制器把配置数据写入行扫描控制器配置数据输入端。
状态寄存器(3)是一个8位数据寄存器，可以由使用者读出显示控制器的控制状态，读出的状态信息用来作为设计其他电路模块的依据。
D0-D2的状态表明平板显示器的显示分辨率，共有8种情况，000表明当前输出分辨率为640*480，001代表800*600，010代表1024*768，011代表1280*1024，100代表1600*1200，101代表1024*720，111代表1920*1080。
D3-D5的状态表明平板显示器的场刷新频率，共有8种情况，000表明当前输出场刷新频率为60Hz，001代表70Hz，010代表75Hz，011代表85Hz，100代表90Hz，101代表100Hz，110代表120Hz，111代表125Hz。
D6-D7的状态表明平板显示器的数据通道总线宽度，共有4种情况，00表明当前采用单通道(8位)数据写到显示屏，01代表2通道(16位)数据写到显示屏，10代表4通道(32位)数据写到显示屏，11代表8通道(64位)数据写到显示屏。
上述技术方案用VHDL硬件描述语言设计，通过软件仿真，可以行成IP核，利用可编程逻辑器件(FPGA)来验证；利用Cadence软件，采用0.35u及以下多层金属CMOS集成电路工艺条件来设计电路版图，完成前端设计和后端仿真，以标准版图(GDSII)文件形成该发明产品的IP核。
权利要求1.一种通用型平板显示控制器，它包括数字变频器、I2C接口控制器、状态寄存器、PWM波形发生器、列扫描控制器、行扫描控制器、存储器控制器，其特征在于将它们集成在一起数字变频器(1)由数据锁存器(12)、延时电路(11)和逻辑运算电路(10)三部分组成；数据锁存器(12)的数据输入端与配置寄存器(13)相连，接收并锁存配置寄存器(13)的数据，延时电路和逻辑运算电路的时钟输入端直接连到外部时钟输入，逻辑运算电路把外部输入的时钟信号和延时后的信号经过异或运算后在输出端输出DCLK信号；外部时钟信号CLK输入给逻辑运算电路和延时电路，延时电路根据数据锁存器的控制码D0-D7，把经过延时的频率信号f1-f8送到逻辑运算电路，再由逻辑运算电路输出经过变频处理的时钟信号DCLK；I2C接口控制器(2)I2C接口控制器内部由串并转换器、时序控制器、地址发生器电路组成；I2C接口控制器通过串行总线与外部CPU接口相连，通过3位地址线和8位数据线分别与配置寄存器(13)、配置寄存器(14)、配置寄存器(15)、PWM波形发生器(4)、状态寄存器(3)相连；I2C接口控制器接收外部CPU的I2C协议信号，在内部地址发生器的控制下，顺序的写入各配置寄存器，地址与内部寄存器的关系是000为配置寄存器13；001和010为PWM寄存器；011和100为配置寄存器14；101和110为配置寄存器15；111为状态寄存器；状态寄存器(3)由一个8位数据寄存器组成；8位数据输入线与I2C接口控制器数据总线相连，8位数据输出线连到I2C接口控制器的数据输出缓冲器；由I2C接口控制器装入8位数据；PWM波形发生器(4)由一个分频器(8)和一个可预置初值的可预置串入/并入串出移位寄存器(9)组成；分频器的时钟输入端连到外部时钟CLK，内部移位寄存器的并行数据输入端连到I2C接口控制器的数据总线，PWM输出端直接输出PWM信号；接收外部的时钟信号，根据内部寄存器的预置初值，输出可调脉宽信号；列扫描控制器(5)由可预置循环计数器(16)、多路选择器(17)、分频器(18)组成；循环计数器的数据预置端与配置寄存器(14)相连，计数器的时钟输入与数字变频器的输出相连，多路选择器的输入与行同步Hs、场同步Vs、像素时钟DCLK相连；循环计数器通过配置寄存器(14)置初值，然后对时钟DCLK减计数，计数器全零时输出VCK和OE信号。多路选择器选择Hs、Vs和DCLK之一进行二分频后输出POL信号；行扫描控制器(6)由可预置循环计数器(19)、延时计数器(20)、延时计数器(21)、延时计数器(22)和或门(23)组成；循环计数器的数据预置端与配置寄存器(15)相连，计数时钟与列扫描控制器相连，延时计数器分别与列扫描控制器、输入信号Vsy、输入信号Hsy相连；循环计数器通过配置寄存器(15)置初值，然后对列扫描控制器的输出信号VCK进行减计数，计数器全零时经或门输出Vs信号，或门的另一个输入来自Vsy的延时计数器；列扫描控制器输出的VCK信号经延时后输出Hs信号，Hsy信号经延时后输出到存储器控制器用来产生HF信号；存储器控制器(7)由脉冲整形电路和单脉冲发生器组成；输入端接到行扫描控制器接收到的Vsy和Hsy信号，CS、VF和HF信号直接对外输出；脉冲整形电路对Vsy信号进行整形后在经过分频输出CS信号。Vsy信号延时后经单脉冲发生器输出VF信号，Hsy信号延时后经单脉冲发生器输出HF信号；
2.根据权利要求1所述的通用型平板显示控制器，其特征在于PWM波形发生器，其分频器(8)由D触发器组成；时钟端接外部输入时钟，反向输出端接到本身D数据输入端，正向输出端接到移位寄存器的时钟端；外部时钟接在D触发器的时钟，在正向数据输出端输出二分频后的时钟信号，作为移位寄存器的移位时钟；并行数据输入端接I2C接口控制器数据总线，串行输入端接末位串行输出端，构成移位计数器(9)；在移位时钟的控制下，由串行数据输出端输出方波信号；移位寄存器(9)由16个D触发器构成可预置、可并行输入数据、可串行输入数据，且串行输出的循环移位寄存器。
3.根据权利要求1所述的通用型平板显示控制器，其特征在于数字变频器，其逻辑运算电路(10)由异或电路和基本门电路组成，时钟输入端接外部时钟电路和延时电路，输出端接时钟信号外输出端；时钟信号CLK和延时的频率信号f1-f8进行异或等逻辑运算后，输出变频后的时钟信号；其延时电路(11)由串联在一起的8个基本延时单元构成，每一个延时单元由两级反向器组成，并通过一个电子开关控制该延时单元是否工作；8个延时单元的控制端接数据锁存器(12)，时钟输入端接外部时钟输入，输出端接到逻辑运算电路；当锁存器(12)的控制码确定后，输入时钟信号f0经延时后输出频率信号f1-f8中的一个或几个给逻辑运算电路；其数据锁存器(12)由8个D型触发器组成数据锁存器；数据输入端接到配置寄存器(13)的数据线，数据输出端接延时电路；根据数据锁存器的预置值产生延时电路的控制码。
4.根据权利要求1所述的通用型平板显示控制器，其特征在于配置寄存器(13)由8单元数据寄存器构成，数据输入端接I2C接口控制器数据总线，输出端接数字变频器的数据锁存器(12)，从I2C接口控制器把配置数据写入数字变频器的数据锁存器(12)。
5.根据权利要求1所述的通用型平板显示控制器，其特征在于配置寄存器(14)由16单元数据寄存器构成；数据输入端接I2C接口控制器数据总线，输出端接列扫描控制器配置数据输入端；从I2C接口控制器把配置数据写入列扫描控制器配置数据输入端。
6.根据权利要求1所述的通用型平板显示控制器，其特征在于配置寄存器(15)由16单元数据寄存器构成；数据输入端接I2C接口控制器数据总线，输出端接行扫描控制器配置数据输入端；从I2C接口控制器把配置数据写入行扫描控制器配置数据输入端。
专利摘要本实用新型涉及一种平板显示器的结构和控制，特别是具有PWM波形发生器和可配置寄存器，可用于LCD、FED、PDP等各种显示器的控制，属于平板显示技术领域。目前平板显示器的外围控制电路都是采用可编程逻辑器件或专用电路ASIC来设计，虽然显示器的扫描控制原理相同，但不能通用，不能标准化。本实用新型的控制器包括数字变频器、I
文档编号G09G3/20GK2762261SQ20042005655
公开日2006年3月1日 申请日期2004年12月8日 优先权日2004年12月8日
发明者耿卫东, 代永平, 孙钟林, 刘艳艳 申请人:南开大学