专利名称：一种发光二极管显示屏单元存储控制器的制作方法
技术领域：
本实用新型属于发光二极管(LED)屏显示技术领域，特别涉及一种LED屏单元存储控制技术。
背景技术：
一块LED屏存在数以百万计的LED，这些LED直接与驱动芯片连接，驱动芯片普遍采用串并转换芯片，驱动芯片以级联方式联接，如果全屏的驱动芯片级联成一串，数据传输是如此缓慢，以至无法工作。解决方法是把屏分成多个显示单元，单元内数据是串行传送的，单元之间则是并行传送的。对于室内屏，一个显示单元往往是几行或几列，对于室外屏，为了便于安装，一般采用箱体结构。如图1所示，一个箱体就是一个显示单元，单元内的像素数为p×q(p、q为8的倍数)，q为行数，p为每行的像素数。例如，可取32×16(共512点)、64×40(共2560点)等，一个LED屏一般由几十个甚至上百个显示单元组成。
为了实现正确显示，必须将一帧图像数据正确地分配到相应的显示单元内，由于LED屏体面积大，边长小的几米，大的十几米甚至几十米，数据的正确传输是一个难题。显然不可能采用并行的方法，即数据同时输送到所有显示单元，这样做至少存在两个缺点一是接线过多不便于安装，二是信号的扇出数巨大，负载电容大，几乎不可能正确传输。数据的传输应该采用串行级联方式。
发明内容
本实用新型的目的在于提供一种LED屏单元存储控制器。该单元存储控制器不用增加额外的定位信息，即可保证所有显示单元能够提取正确的数据，确保显示图像内容的正确性。
设显示单元的像素数为p×q(p、q为8的倍数)，q为行数，p为每行的像素数，采用m×n个显示单元组成像素数为mp×nq的LED屏。采用坐标编号的方式，可以对该LED屏的所有显示单元进行编号。如，第一行第一列显示单元编号为(1，1)，第一行第二列显示单元编号为(1，2)，第一行最后一列显示单元编号为(1，m)，……，最后一行第一列显示单元编号为(n，1)，……，最后一行最后一列显示单元编号为(n，m)。
单元存储控制器的作用之一就是保证所有显示单元都能够提取到正确的数据。例如，第(1，1)号显示单元只提取第1～q行中每行第1～p个数据，第(2，2)号显示单元只提取第q+1～2q行中每行第p+1～2p个数据，第(i，j)号显示单元只提取第(i-1)q+1～iq行中每行第(j-1)p+1～jp个数据，依此类推。p×q的显示单元提取数据的范围都是q行中每行p个数据。
对于基本的显示功能，输入到屏体内的单元控制驱动器至少需要以下信号1、图像数据(RGB)；2、行同步信号(HSYNC)和场同步信号(VSYNC)；3、数据时钟信号(DCLK)和数据有效信号(DATAEN)，数据时钟信号DCLK的上升沿对应于数据的稳定区。
本实用新型设计的单元存储控制器，包括相位校正及驱动器、地址计数器、与门、异或门、第一移位寄存器、第二移位寄存器、上升沿检测器和低通滤波器。图像数据、数据时钟、场同步信号及行同步信号经相位校正及驱动器后送往后级单元存储控制器，形成一种串行级联关系。
第一移位寄存器为q+1位宽的右移移位寄存器，其串行输入接地，其移位时钟信号为数据有效信号，其输出接与门的一个输入端。每一电视场开始，场同步信号将该移位寄存器设置成“11……110”，即最低位为‘0’，其余q位都是‘1’。
第二移位寄存器为p位宽的右移移位寄存器，其串行输入接地，其移位时钟信号为数据时钟信号，其输出接与门的另一个输入端。上升沿检测器检测出数据有效信号的上升沿，然后输出一正脉冲将该移位寄存器设置成全‘1’。
每一电视场开始，场同步信号对地址计数器清零，地址计数器的计数时钟为数据时钟信号，地址计数器的输出接入本级单元存储器。
两个移位寄存器的输出经与门产生使能信号，使能信号一路输入地址计数器使能端，一路输入本级单元存储器，还有一路输入异或门。异或门的另一输入信号是数据有效信号，异或门的输出经低通滤波器后形成送往后级单元存储控制器的数据有效信号。
以下介绍本实用新型控制器的工作原理。
如前所述，每一场开始，场同步信号将第一移位寄存器设置成“11……110”，即最低位为‘0’，其余q位都是‘1’。数据有效信号上升沿标志着一行数据开始有效。第一个数据有效信号上升沿到达后寄存器最低位变为‘1’，直到第q+1个数据有效信号上升沿到达后寄存器最低位再变为‘0’，且以后都是‘0’。当寄存器输出为‘0’时，与门的输出为‘0’，地址计数器停止工作并停止“写入”单元存储器，从而确保第q行以后的数据不被存储。因此，利用数据有效信号作为第一移位寄存器的移位时钟信号，即可限定提取前q行数据。
如前所述，数据有效信号上升沿标志着一行数据开始有效，利用上升沿检测器检测出这一时刻，输出一正脉冲将第二移位寄存器设置成全‘1’，使寄存器最低位为‘1’。数据有效信号上升沿后，第1～p个数据时钟期间，寄存器输出为‘1’，第p个数据时钟以后，寄存器输出均为‘0’。当寄存器输出为‘0’时，通过与门使其输出为‘0’，确保每行第p个数据以后的数据不被存储。
综上所述，两个移位寄存器的输出，经与门产生使能信号，使能信号在“前q行，每行前p个数据”期间为‘1’，其它情况均为‘0’。当使能信号为‘1’时，地址计数器处于计数状态且单元存储器处于“写入”状态，相应地，当使能信号为‘0’时，地址计数器停止工作并停止“写入”单元存储器。这样，通过使能信号的控制，即可实现第(1，1)号显示单元只提取“前q行，每行前p个数据”范围的数据。
如果数据有效信号也向其它信号那样，经相位校正及驱动器后直接送往后级，则全屏所有显示单元提取的数据将都是一样的，显示的图像内容显然是错误的。本实用新型的优势在于不增加额外的定位信息，通过对数据有效信号的整形，就可以保证所有显示单元能够提取到正确的数据，确保显示图像内容的正确性。
数据有效信号的整形是通过异或门和低通滤波器实现的。异或门的两个输入信号是数据有效信号和与门输出的使能信号，异或门的输出经低通滤波器消除“毛刺”后就形成送往后级单元存储控制器的数据有效信号。每一显示单元提取部分数据后，将该部分数据的数据有效信号整形为无效状态(即‘0’)，确保后续单元不会重复读取该部分数据，只读取数据有效信号有效(即‘1’)对应的数据，读取数据的范围受两个移位寄存器限定。
第1行的m个显示单元，即(1，1)(1，2)……(1，m)编号的显示单元，刚好提取完第1～q行数据，第1～q行的DATAEN被整形为全‘0’，从第q+1行开始DATAEN才有上升沿，同理，第2行的m个显示单元，即(2，1)(2，2)……(2，m)编号的显示单元，刚好提取完第q+1～2q行数据，第q+1～2q行的DATAEN被整形为全‘0’，从第2q+1行开始DATAEN才有上升沿，依此类推。
与现有技术相比，本实用新型具有如下有益效果1、显示单元电路板串行级联，不用增加额外的定位信息，通过对数据有效信号DATAEN的整形并送往后级，即可保证所有显示单元能够提取正确的数据，确保显示图像内容的正确性。
2、对输入的信号进行相位校正，并输出驱动后续单元电路板，适用于远距离(几十米)传输，显示单元可以像积木一样拼接成LED屏，LED屏体可以做得很大。
以下结合附图和实施例对本实用新型给予进一步说明。
图1为由大量显示单元组成LED屏的示意图。
图2为实施例显示单元的编号图。
图3为本实用新型单元存储控制器实施例的电路原理图。
图4为DATAEN信号的整形示意图。
具体实施方式
本实施例，取显示单元的像素为32×16，即q取值为16，p取值为32。当然，q、p都还可以取其他值。采用20×30＝600个显示单元组成像素数为640×480的LED屏。显示单元的编号参见图2。本实施例控制器的作用就是保证这600个显示单元都能够提取到正确的数据。例如，第(1，1)号显示单元只提取第1～16行中每行第1～32个数据，第(2，2)号显示单元只提取第17～32行中每行第33～64个数据，依此类推。32×16的显示单元提取数据的范围都是16行中每行32个数据。
对于基本的显示功能，输入到屏体内的单元控制驱动器需要以下信号1、图像数据(RGB)；2、行同步信号(HSYNC)和场同步信号(VSYNC)；3、数据时钟信号(DCLK)和数据有效信号(DATAEN)，数据时钟信号DCLK的上升沿对应于数据稳定区。
如图3虚框所示，本实施例单元存储控制器包括相位校正及驱动器1、地址计数器2、与门3、异或门4、第一移位寄存器5、第二移位寄存器6、上升沿检测器7和低通滤波器8。
图像数据RGB-i、数据时钟DCLK-i、场同步信号VSYNC-i及行同步信号HSYNC-i送入相位校正及驱动器1，输出信号RGB-o、DCLK-o、VSYNC-o及HSYNC-o送往后级单元存储控制器，形成一种串行级联关系。“-i”表示显示单元的输入信号，“-o”表示显示单元的输出信号。
第一移位寄存器5为17位宽的右移移位寄存器，其串行输入SI1接地，其移位时钟信号为数据有效信号DATAEN-i，其输出接与门3的一个输入端。每一电视场开始，场同步信号VSYNC-i将该移位寄存器5设置成“11……110”，即最低位SO1为‘0’，其余16位都是‘1’。
第二移位寄存器6为32位宽的右移移位寄存器，其串行输入SI2接地，其移位时钟信号为数据时钟信号DCLK-i，其输出接与门3的另一个输入端。上升沿检测器7检测出数据有效信号DATAEN-i的上升沿，然后输出一正脉冲将该移位寄存器6设置成全‘1’，即最低位SO2为‘1’，其余31位也都是‘1’。
每一电视场开始，场同步信号VSYNC-i对地址计数器2清零，地址计数器2的计数时钟为数据时钟信号DCLK-i，地址计数器2的输出接入本级单元存储器。
两个移位寄存器的输出经与门3产生使能信号en，使能信号en一路输入地址计数器2使能端，一路输入本级单元存储器，还有一路输入异或门4。异或门4的另一输入信号是数据有效信号DATAEN-i，异或门4的输出经低通滤波器8后形成送往后级单元存储控制器的数据有效信号DATAEN-o。
以下介绍本实施例控制器的工作原理。
如前所述，每一场开始，场同步信号VSYNC-i将第一移位寄存器5设置成“11……110”，即最低位SO1为‘0’，其余16位都是‘1’。数据有效信号DATAEN-i上升沿标志着一行数据开始有效。第一个数据有效信号上升沿到达后寄存器5最低位变为‘1’，直到第17个数据有效信号上升沿到达后寄存器5最低位再变为‘0’，且以后都是‘0’。当寄存器5输出为‘0’时，与门3的输出en为‘0’，地址计数器2停止工作并停止“写入”单元存储器，从而确保第16行以后的数据不被存储。因此，利用数据有效信号DATAEN-i作为第一移位寄存器5的移位时钟信号，即可限定提取前16行数据。
如前所述，数据有效信号DATAEN-i上升沿标志着一行数据开始有效，利用上升沿检测器7检测出这一时刻，输出一正脉冲将第二移位寄存器6设置成全‘1’，使寄存器6最低位SO2为‘1’。数据有效信号上升沿后，第1～32个数据时钟期间，寄存器输出为‘1’，第32个数据时钟以后，寄存器6输出均为‘0’。当寄存器6输出为‘0’时，通过与门3使其输出en为‘0’，确保每行第32个数据以后的数据不被存储。
综上所述，两个移位寄存器的输出，经与门3产生使能信号en，使能信号en在“前16行，每行前32个数据”期间为‘1’，其它情况均为‘0’。当使能信号en为‘1’时，地址计数器2处于计数状态且单元存储器处于“写入”状态，相应地，当使能信号en为‘0’时，地址计数器2停止工作并停止“写入”单元存储器。这样，通过使能信号en的控制，即可实现第(1，1)号显示单元只提取“前16行，每行前32个数据”范围的数据。
如果数据有效信号DATAEN-i也向其它信号那样，经相位校正及驱动器1后直接送往后级，则全屏所有显示单元提取的数据将都是一样的，显示的图像内容显然是错误的。本实用新型的优势在于不增加额外的定位信息，通过对数据有效信号DATAEN-i的整形，就可以保证所有显示单元能够提取到正确的数据，确保显示图像内容的正确性。
DATAEN-i的整形是通过异或门4和低通滤波器8实现的。异或门4的两个输入信号是DATAEN-i和与门3输出的使能信号en，异或门4的输出经低通滤波器8消除“毛刺”后就形成送往后级单元存储控制器的数据有效信号DATAEN-o，如图4所示。每一显示单元提取部分数据后，将该部分数据的数据有效信号整形为无效状态(即‘0’)，确保后续单元不会重复读取该部分数据，只读取数据有效信号有效(即‘1’)对应的数据，读取数据的范围受两个移位寄存器限定。
如图2所示，第1行的20个显示单元，即(1，1)(1，2)……(1，20)编号的显示单元，刚好提取完第1～16行数据，第1～16行的DATAEN被整形为全‘0’，从第17行开始DATAEN才有上升沿。同理，第2行的20个显示单元，即(2，1)(2，2)……(2，20)编号的显示单元，刚好提取完第17～32行数据，第17～32行的DATAEN被整形为全‘0’，从第33行开始DATAEN才有上升沿，依此类推。
本实施例只为举例说明本实用新型技术方案，不应理解为对本实用新型的限制。基于本发明创造思路所做的所有修改，如显示单元选用其他像素值(如16×8、64×40等)等，都应属于本实用新型的保护范围。
权利要求1.一种发光二极管显示屏单元存储控制器，每个显示单元的行数为q，每行的像素数为p，其特征在于所述单元存储控制器包括相位校正及驱动器(1)、地址计数器(2)、与门(3)、异或门(4)、第一移位寄存器(5)、第二移位寄存器(6)、上升沿检测器(7)和低通滤波器(8)；图像数据、数据时钟、场同步信号及行同步信号经相位校正及驱动器(1)后送往后级单元存储控制器，形成一种串行级联关系；第一移位寄存器(5)为q+1位宽的右移移位寄存器，其串行输入接地，其移位时钟信号为数据有效信号，其输出接与门(3)的一个输入端；每一电视场开始，场同步信号将该移位寄存器(5)设置成“11……110”，即最低位为‘0’，其余q位都是‘1’；第二移位寄存器(6)为p位宽的右移移位寄存器，其串行输入接地，其移位时钟信号为数据时钟信号，其输出接与门(3)的另一个输入端；上升沿检测器(7)检测出数据有效信号的上升沿，然后输出一正脉冲将该移位寄存器(6)设置成全‘1’；每一电视场开始，场同步信号对地址计数器(2)清零，地址计数器(2)的计数时钟为数据时钟信号，地址计数器(2)的输出接入本级单元存储器；两个移位寄存器(5、6)的输出经与门(3)产生使能信号，使能信号一路输入地址计数器(2)使能端，一路输入本级单元存储器，还有一路输入异或门(4)；异或门(4)的另一输入信号是数据有效信号，异或门(4)的输出经低通滤波器(8)后形成送往后级单元存储控制器的数据有效信号。
2.根据权利要求1所述的发光二极管显示屏单元存储控制器，其特征在于所述p取值为32，q取值为16。
3.根据权利要求1所述的发光二极管显示屏单元存储控制器，其特征在于所述p取值为64，q取值为40。
4.根据权利要求1所述的发光二极管显示屏单元存储控制器，其特征在于所述p取值为16，q取值为8。
专利摘要本实用新型公开了一种LED屏单元存储控制器，包括相位校正及驱动器、地址计数器、与门、异或门、第一移位寄存器、第二移位寄存器、上升沿检测器和低通滤波器。控制器的优势在于显示单元串行级联，不增加额外的定位信息，通过对数据有效信号的整形，和对输入的图像数据、时钟信号等进行相位校正及驱动，然后送往后续的单元存储控制器，就可以保证所有显示单元能够提取到正确的数据，确保显示图像内容的正确性。可应用于几十米的远距离传输，显示单元可以像积木一样拼接成LED屏，LED屏体可以做得很大。
文档编号G09G3/04GK2745162SQ20042008471
公开日2005年12月7日 申请日期2004年8月5日 优先权日2004年8月5日
发明者梁宁 申请人:康佳集团股份有限公司