半导体存储器件、存储控制器以及存储控制器的控制方法
【技术领域】
[0001]本发明涉及半导体存储器件、存储控制器以及存储控制器的控制方法。
【背景技术】
[0002]作为非易失性半导体存储器的一个例子，有NAND型闪存器。为了提高写入到NAND型闪存器中的数据的可靠性，采用生成基于从主机装置接收到的数据的纠错码，并写入数据和所生成的纠错码的技术。
[0003]一般来说，在写入数据的同时，向NAND型闪存器写入纠错码。
[0004]在能同时写入的数据量少的半导体存储器件中，为了将纠错码相对于被写入的数据所占有的比例限制成适合于错误发生概率，有时将数据的写入定时和纠错码的写入定时分开。例如，在写入一定量的数据之后，写入与该一定量的数据对应的纠错码。
【发明内容】
[0005]本发明提供一种能够使写入到非易失性半导体存储器中的数据的可靠性提高的半导体存储器件、存储控制器以及存储控制器的控制方法。
[0006]根据实施方式，半导体存储器件具备非易失性半导体存储器和存储控制器。存储控制器对非易失性半导体存储器写入多个写入数据和包含多个写入数据的地址信息的第1地址管理信息，在从非易失性半导体存储器读取到的多个写入数据的任意一个写入数据发生了错误的情况下，对包含多个写入数据和第1地址管理信息的纠错组执行纠错处理。存储控制器在处理对象的纠错组内检测到读取错误的情况下，生成包含处理对象的纠错组内的写入数据的地址信息、和发生了所述读取错误的错误位置信息的第2地址管理信息，向处理对象的纠错组的写入目的地中的擦除状态的区域写入无效数据和第2地址管理信息。
【附图说明】
[0007]图1是表示第1实施方式涉及的半导体存储器件的结构的一例的框图。
[0008]图2是表示比较例的半导体存储器件涉及的对非易失性半导体存储器的页数据的并行写入的一例的图。
[0009]图3是表示在比较例的半导体存储器件中在写入期间发生了不正常的电源切断的情况下的非易失性半导体存储器的状态的一例的图。
[0010]图4是表示在比较例的半导体存储器件中在不正常的电源切断后再次接通电源的时刻的非易失性半导体存储器的状态的一例的图。
[0011]图5是表示在第1实施方式涉及的半导体存储器件中发生不正常的电源切断、再次接通电源、执行了初始化处理的时刻的非易失性半导体存储器的状态的一例的图。
[0012]图6是表示第1实施方式涉及的地址管理信息的内容的一例的图。
[0013]图7是表示第1实施方式涉及的半导体存储器件的初始化处理的一例的流程图。
[0014]图8是表示第1实施方式涉及的对半导体存储器件的初始化对象块的纠错处理的一例的流程图。
[0015]图9是例示第2实施方式涉及的存储装置的框图。
【具体实施方式】
[0016]以下，参照附图，对发明的实施方式进行说明。此外，在以下的说明中，对大体上或实质上相同的构成要素以及功能标记同一标号，根据需要进行说明。
[0017][第1实施方式]
[0018]本实施方式的半导体存储器件在发生该半导体存储器件的不正常的电源切断、接着半导体存储器件被启动的情况下，读取已写入到非易失性半导体存储器中的数据。接着，半导体存储器件向擦除(Erase)状态的区域写入无效(Invalid)数据，生成地址管理信息和对所读取到的数据的纠错码，并写入到非易失性半导体存储器。
[0019]在本实施方式中，不正常的电源切断后启动时所生成的地址管理信息包含例如将页的位置(也可以是页的号码(编号)、页的地址)与存储于该页的数据的LBA(LogicalBlock Addressing:逻辑块寻址)相关联的地址信息、和表示由于在写入中发生了不正常的电源切断而成为错误的位置(页)的错误位置信息。
[0020]在本实施方式中，对在针对非易失性半导体存储器发生了读取错误的情况下的处理进行说明。以下，作为具体的例子，将在对非易失性半导体存储器的写入中发生不正常的电源切断、并在之后的读取中发生了读取错误的情况作为一例进行说明。但是，在由于其他原因而针对非易失性半导体存储器发生了读取错误的情况下，例如写入为正常但读取中发生了错误的情况下，同样也能够应用本实施方式。
[0021]图1是表示本实施方式涉及的半导体存储器件的结构的一例的框图。
[0022]半导体存储器件1具备非易失性半导体存储器2、存储控制器3、非易失性存储器14。在本实施方式中，例示了非易失性半导体存储器2和非易失性存储器14分离的结构。但是，非易失性半导体存储器2和非易失性存储器14也可以是一体的。
[0023]非易失性半导体存储器2例如设为NAND型闪存器。但是，非易失性半导体存储器2 例如也可以是 N0R 型闪存器、MRAM(Magnetoresistive Random Access Memory:磁阻存储器)、PRAM(Phasechange Random Access Memory:相变存储器)、ReRAM(Resistive RandomAccess Memory:阻变存储器)、或FeRAM(Ferroelectric Random Access Memory:铁电存储器)等存储器。
[0024]在本实施方式中，写入数据以页尺寸向非易失性半导体存储器2的页进行写入。在本实施方式中，将页尺寸的数据称为页数据。页数据包含与该页数据对应的例如如LBA等的地址信息。
[0025]非易失性半导体存储器2中的数据的擦除按块进行。块包含多个页。
[0026]在本实施方式中，在读取已写入到非易失性半导体存储器2中的写入数据时发生了错误的情况下，对包含发生了该读取错误的写入数据的纠错组执行纠错处理。
[0027]在此，纠错组包含多个写入数据和基于该多个写入数据的地址信息的地址管理信肩、Ο
[0028]例如，纠错组包含多个页数据集(set)。多个页数据集分别包含向非易失性半导体存储器2并行写入到的2个以上的页数据。
[0029]作为更具体的例子，在本实施方式中，纠错组设为包含并行执行多个页数据的写入的多个块的块集。
[0030]存储控制器3从主机装置5接收数据，向非易失性半导体存储器2进行数据的写入。另外，存储控制器3根据来自主机装置5的读取命令从非易失性半导体存储器2读取数据，将所读取到的数据发送到主机装置5。
[0031]存储控制器3具备接口部4、页数据控制部5、地址控制部6、纠错控制部7、记录(log)控制部8、无效数据写入部9。存储控制器3的各构成要素也可以通过执行固件来实现。
[0032]接口部4接收从存储控制器3的其他构成要素接收到的各种数据(例如页数据、地址管理信息、纠错码、无效数据等)，将其存储到例如如DRAM (Dynamic Random AccessMemory:动态随机存取存储器)等这样的易失性存储器10中，将存储于易失性存储器10的各种数据向非易失性半导体存储器2进行写入。
[0033]另外，接口部4从非易失性半导体存储器2读取各种数据，将其存储到易失性存储器10中，将存储于易失性存储器10中的各种数据向存储控制器3的其他构成要素进行发送。
[0034]在本实施方式中，接口部4设为包含易失性存储器10的结构。但是，也可以设为接口部4和易失性存储器10分离的结构。
[0035]页数据控制部5控制对非易失性半导体存储器2的页数据的写入。在本实施方式中，页数据控制部5经由接口部4向非易失性半导体存储器2针对2个块并行地写入2个页数据。但是，页数据控制部5也可以设为针对3个以上的块并行地写入3个以上的页数据。
[0036]具体来说，首先，页数据控制部5经由接口部4向块B0的页P0和块B1的页P0分别写入页数据D0，0和页数据D1，0。
[0037]接着，页数据控制部5经由接口部4向块B0的页P1和块B1的页P1分别写入页数据D0，1和页数据Dl，l。
[00