具有混合储存模式的固态储存装置的制造方法

文档序号:9564393阅读:323来源:国知局
具有混合储存模式的固态储存装置的制造方法
【技术领域】
[0001]本发明涉及一种固态储存装置,尤其涉及一种以相同快闪记忆体实施两种以上电位储存模式的固态储存装置。
【背景技术】
[0002]随固态储存装置(Solid-State Drive, SSD)技术的成熟,以逐渐取代现有硬碟装置(Hard Disk Drive, HDD),固态储存装置相较于现有硬碟装置具有数据存取的反应速度快速、耗电量低、重量轻等优点。
[0003]又,固态储存装置主要利用一快闪记忆体的浮置栅板晶体管来储存数据位元数据,且根据每一该晶体管所能储存的数据位元数量可区分成单级单元式(Single-LevelCell, SLC)与多级单元式(Mult1-Level Cell, MLC)等两种电位储存模式。该单级单元式于实施时,仅会有两种电压的变化,也就是每一该晶体管仅会储存有单一数据位元,而多级单元式于实施时,则可于每一该晶体管内储存二至三个数据位元。因此,于当使用多级单元式实施时,每一该晶体管所能储存数据位元的数量是以单级单元式实施的数倍,且以多级单元式实施的快闪记忆体其制造成本相对低廉,但此种实施方式于数据存取的反应速度相对较慢、寿命较低。然而,以单级单元式实施的快闪记忆体其虽然具有稳定性较高、数据存取的反应速度相对较快以及使用寿命较长的优点,但其所能储存数据的容量密度较低,使其制造成本相对较高。
[0004]据此,各家厂商纷纷提出包含有单级单元式电位储存模式以及多级单元式电位储存模式的混合式固态储存装置,就如中国台湾发明第1385517号专利案,其公开一种储存装置,其是以一第一快闪记忆体以及一相异于该第一快闪记忆体的第二快闪记忆体产生混合式储存的目的,但该专利案于使用上需要添购两种不同种类的快闪记忆体,使得制造成本仍会受限于以单级单元式电位储存模式实施的快闪记忆体的售价,无法有效的下降。

【发明内容】

[0005]本发明的主要目的,在于解决现有固态储存装置仅能以单一电位储存模式实施所产生的数据稳定性以及数据储存量的问题。
[0006]为达上述目的,本发明提供一种具有混合储存模式的固态储存装置,该固态储存装置包含有一快闪记忆体以及一数据处理模块。其中,该快闪记忆体包含有一以一第一电位储存模式储存数据的第一储存磁区以及一以相异于该第一电位储存模式的一第二电位储存模式储存数据的第二储存磁区,该第一储存磁区包含有Μ个数据区块,该第二储存磁区包含有Ν个数据区块,每一该数据区块分别对应一实体区块地址以及一逻辑区块地址,该第一储存磁区的实体区块地址为Ρ。至PM i,而该逻辑区块地址为L。至Lm i,该第二储存磁区的实体区块地址为PM至P_ 而该逻辑区块地址为Lm至L_ 10该数据处理模块与该快闪记忆体信息连接,具有一接受一指令并解读该指令所包含的该逻辑区块地址而于对应的该实体区块地址执行指令动作的数据处理模式。
[0007]于一实施例中,该第一电位储存模式为单级单元式,而该第二电位储存模式为多级单元式。进一步地,该数据处理模块具有一判断该指令所包含的该逻辑区块地址为L。至Lm 1时对该指令加入一电位调变指令改变该指令原有电位储存方式的数据调变模式。
[0008]于一实施例中,该第一电位储存模式为多级单元式,而该第二电位储存模式为单级单元式。进一步地,该数据处理模块具有一判断该指令所包含的该逻辑区块地址为LM至L_ 1时对该指令加入一电位调变指令改变该指令原有电位储存方式的数据调变模式。
[0009]于一实施例中,该第一储存磁区的数据储存容量相异于该第二储存磁区的数据储存容量。
[0010]于一实施例中,该数据处理模块包含有一记录该第一储存磁区所对应的实体区块地址为Pc至PM i以及逻辑区块地址L。至LM i的第一映对表,以及一记录该第二储存磁区所对应的实体区块地址为PM至p_ !以及逻辑区块地址Lm至L_ 1的第二映对表。
[0011]于一实施例中,该快闪记忆体更包含有一以相异于该第一电位储存模式及该第二电位储存模式的第三电位储存模式储存数据的第三储存磁区,该第三储存磁区包含有R个数据区块,该第三储存磁区的实体区块地址为PN至P_ i,而该逻辑区块地址为Ln至L_ 10进一步地,该数据处理模块包含有一记录该第一储存磁区所对应的实体区块地址为P。至PM!以及逻辑区块地址L。至LM i的第一映对表,一记录该第二储存磁区所对应的实体区块地址为PM至PM+N!以及逻辑区块地址Lm至L_ 1的第二映对表,以及一记录该第三储存磁区所对应的实体区块地址为PN至P_ !以及逻辑区块地址Ln至L_ !的第三映对表。
[0012]于一实施例中,该数据处理模块具有一于该指令为写入数据动作时根据该第一储存磁区及该第二储存磁区的每一该数据区块的消除次数找出一可记录区块进行平均写入的平均写入演算法。
[0013]通过本发明上述实施方式,相较于现有具有以下特点:本发明以同一晶体管种类的该快闪记忆体实施,且将该快闪记忆体区分为该第一储存磁区以及该第二储存磁区,令该第一储存磁区与该第二储存磁区所使用的电位储存方式相异,据此以提供一种具高稳定性及高数据储存容量的固态储存装置。
[0014]以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
【附图说明】
[0015]图1,本发明具有混合储存模式的固态储存装置一实施例的单元组成图;
[0016]图2,本发明具有混合储存模式的固态储存装置一实施例的快闪记忆体示意图;
[0017]图3,本发明具有混合储存模式的固态储存装置另一实施例的快闪记忆体示意图。
【具体实施方式】
[0018]涉及本发明的详细说明及技术内容,现就配合【附图说明】如下:
[0019]请参阅图1以及图2,本发明具混合储存模式的固态储存装置100,其主要包含有一快闪记忆体1以及一与该快闪记忆体1信息连接的数据处理模块2。进一步地,本发明该快闪记忆体1可以是由多个芯片组构而成,每一该芯片的晶体管种类为相同。换句话说,本发明该快闪记忆体1于未实施前仅具有单一种电位储存模式,如多级单元式(Mult1-LevelCell,MLC)。又,该快闪记忆体1具有多个数据区块11,每一该数据区块11分别对应一实体区块地址(Physical Block Address,PBA)以及一逻辑区块地址(Logical Block Address,LBA),进一步地,本发明以该逻辑区块地址将该快闪记忆体1区分为一第一储存磁区12以及一第二储存磁区13,其中,该第一储存磁区12包含有Μ个数据区块11,其所对应的该实体区块地址为Ρ。至PM i,该逻辑区块地址为L。至Lm 1;该第二储存磁区13则包含有N个数据区块11,所对应的该实体区块地址则为PM至PM+N:,该逻辑区块地址为Lm至L_ 10
[0020]由上述可知本发明该快闪记忆体1于未实施时仅具有单一种电位储存模式,但本发明于实施的过程中通过该数据处理模块2改变其中一储存磁区的电位储存模式以模拟另一电位储存模式记录数据,更具体说明,本发明该第一储存磁区12是以一第一电位储存模式储存数据,而该第二储存磁区13则以一相异于该第一电位储存模式的第二电位储存模式储存数据,于一实施例中,该第一电位储存模式为单级单元式(Single-Level Cell,SLC),该第二电位储存模式则为多级单元式,但本发明并不以此为限,亦可为该第一电位储存模式为多级单元式,该第二电位储存模式为单级单元式。又,本发明该快闪记忆体1于区分该第一储存磁区12及该第二储存磁区13后,由于该第一储存磁区12与该第二储存磁区13的电位储存模式不同,使本发明该第一储存磁区12的数据储存容量相异于该第二储存磁区13的数据储存容量。举例说明,当该第一储存磁区12的该第一电位储存模式为单级单元式时,该第一储存磁区12内的每一该数据区块11内的每一该晶体管仅会记录一个位元的数据,使该第一储存磁区12的数据储存容量会小于该第二储存磁区13以多级
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1