在显示器中的简单矩阵寻址的制作方法

专利名称：在显示器中的简单矩阵寻址的制作方法
技术领域：
本发明主要涉及平板显示器领域，尤其涉及由基本元件构成的相阵列系统，该基本元件具有激活阈值，结合足够短的周期时间，或者采用滞后管理或其它方法的选择增大，可允许通过和/或电压连接对其进行控制。
背景技术：
作为较大类别的可控器件的典型，平板显示器由通常以X-Y矩阵方式排列的大量图像元件(像素)构成。不同的像素设计借助于不同的方法来控制单个像素，对于最现代的显示器技术而言，例如液晶显示器，单个像素通常又分解成红、绿和蓝子像素。有源矩阵寻址通常涉及在各个子像素处的有源器件(晶体管，更具体地说，薄膜晶体管)的使用，以电气控制显示器的诸像素。可选择的最著名的方法是无源矩阵寻址，它在那些容许维持视觉暂留操作的平板显示器设计中利用像素等待时间(视觉暂留)，来避免在整个显示器中分布晶体管的需要。无源矩阵显示器虽然价格更便宜，但也被认为质量较差，因此被认为不适用于具有高帧速率的高分辨率和/或视频显示器的应用。而呈现较好性能的有源矩阵显示器则由于在显示器的表面区域上分布着大量的半导体(通常共计大于三百万)，而存在着更加复杂，建造成本更高，在较大显示器尺寸方面要承受成品率低的缺点。
因此，本领域需要结合有源矩阵和无源矩阵寻址的最佳特征的显示器寻址装置在较大显示器尺寸方面的高成品率，在显示器上完全没有有源器件(晶体管)，高分辨率能力和适合于视频成像的高帧速率。

发明内容
通过控制在显示屏上的电阻电容的时间常数(下文称“RC”，表示算术乘积RC，其中R是电阻，而C是电容)的局部值，上述问题至少可在某些实施例中得到部分解决。当RC局部大时，充电和放电时间同样也成比例地大。当RC局部小时，充电和放电时间同样也小。通过调节串联阻抗R的值可控制RC。调节串联阻抗值的一种直接方式是将大电阻与小电阻和可控开关相并联。当开关开路时，电流只能通过大电阻，产生大的RC值。当开关闭合时，电流通过小的和大的电阻，产生小的RC值。因此，开关可用于确定RC值方面占主导的R的值。
某些显示器种类(或其它可寻址的系统，诸如相阵列系统)具有足够高的帧速率(和相对应的短的信号周期)，由于充电发生得太慢而不能使器件局部地激活，例如使给定的像素激活，所以在充电周期期间RC的局部高的值与“断开”条件是不可区别的。用同样的方式，由于放电发生得太慢而使器件在给定的帧持续时间不能局部地停止工作，所以在放电期间RC的局部高的值使得放电时间充分延长以致与持续的“导通”条件是不可区别的，即使如此，也需要控制沿着行或列的像素之间的交叉泄漏的装置，以获得所施加信号的适当控制的视觉暂留。在详细描述部分揭示了两种截然不同的视觉暂留增强装置，以提供所需的附加器件的视觉暂留。一种视觉暂留增强装置是基于使用多级电压控制的滞后管理。另一种视觉暂留增强装置是基于通过完全分开控制整行的电阻来实现在像素之间的有效RC常数的行水平扩展。
在充电周期期间局部低的RC值为局部器件产生快速的导通周期；在放电周期期间，它为局部器件产生快速的断开。该系统以X-Y矩阵几何结构来连接阻抗以获得在X和Y线交叉处的器件的控制。在表示视觉暂留增强装置的实施的地方，可调用两种方法中的一种。第一种方法是滞后管理，可在行上采用两种电压电平和在列上采用三种电压电平，以保证局部信号视觉暂留。由于计量独立，只要关系到物理原则，行和列可作互换处理。在相关的系统周期中，只要被激活的器件满足与关键电压组合相关滞后行为有关的某些要求，器件视觉暂留可充分地防止交叉泄漏。第二种方法包括使用能够较大电控制改变电阻的材料，例如某些掺杂钙钛矿(perovskites)的材料，来改变整个长度的行有效电阻。局部RC值从而被扩展到像素间级别，对像素间的充电泄漏产生暂时的屏蔽，并将电荷“锁住”在像素上，从而在相关的时间周期内提供固有的视觉暂留。
适用于该寻址方案的器件呈现出对时间敏感的激活-停止工作阈值，该阈值以前述方式响应电容时间常数RC的局部操纵。若在原色子帧的每个分离的可寻址时间细分期间(例如，在红色子周期期间以规则的间隔)对像素器件寻址，则高RC状态只能对局部像素提供不充分的时间，使之难以在该周期内以任意方向(充电或放电)越过激励阈值。若像素只在原色子帧移动期间被寻址(例如，只是在红色子周期期间的一个导通断开事件)，这个要求变得更加严厉，对于延长的RC常数，仍可防止器件在这个更长的时间范围(由固定的整数系列的原色子帧的分离可寻址时间细分构成)内以任意方向(充电或放电)越过激活阈。
在本发明的一个实施例中，寻址装置包括第一组平行的、共面的导电控制线。该寻址装置还可包括第二组平行的、共面的导电控制线，其中第二组导电控制线相对于第一组导电控制线被隔开。此外，第二组导电控制线的平面平行于第一组导电控制线的平面。此外，第二组导电控制线的控制线垂直于第一组导电控制线的控制线。该寻址装置还包括行选择装置，该行选择装置配置成选择性地将串联阻抗施加到第一组导电控制线，从而使得阻抗在相对于确定到地的放电路径的低值和高值之间来回切换。该寻址装置还包括列选择装置，该列选择装置配置成选择性地将驱动电压施加到第二组导电线的每一导电线。
前面已经宽泛地概述了本发明一个或多个实施例的特征和技术优点，以便可以更好地理解下面本发明实施例的详细描述。本发明实施例的其它特征和优点将在构成权利要求书主题的下文中描述。
附图简述当结合下面的附图来考虑下文的详细描述时，可更好地理解本发明，其中

图1示出了由本发明的任一实施例驱动的典型X-Y矩阵系统；图2示出了根据本发明的一个实施例、在X-Y矩阵中个体器件以电荷和时间为函数的激活行为；
图3示出了根据本发明的实施例包括模拟控制的电介质去极化和公共列快速放电装置的电压连接列驱动器实施例的方框逻辑分解；图4示出了根据本发明的实施例包括模拟控制的电介质去极化和个体列快速放电装置的本发明阻抗连接列驱动器实施例的方框逻辑分解；图5示出了根据本发明的实施例、包括逻辑控制的电介质去极化和公共列快速放电装置的本发明电压连接列驱动器实施例的方框逻辑分解；图6示出了根据本发明的实施例、包括逻辑控制的电介质去极化和个体列快速放电装置的本发明阻抗连接列驱动器实施例的方框逻辑分解；图7示出了根据本发明实施例的高阻抗状态的充电曲线；图8示出了根据本发明实施例的低阻抗状态的充电曲线；图9示出了根据本发明实施例的高阻抗状态的放电曲线；图10示出了根据本发明实施例的低阻抗状态的放电曲线；图11示出了根据本发明的实施例的连续模式和脉冲模式驱动器方案之间的差异；图12示出了根据本发明的实施例将驱动并行操作施加给行选择，使瞬时响应要求减轻二分之一，并使在列驱动器配置中能够进一步并行；图13提供了根据本发明的实施例在图3中揭示的寻址装置的输入和输出的详尽表格；图14提供了根据本发明的实施例在图4中揭示的寻址装置的输入和输出的详尽表格；图15提供了根据本发明的实施例在图5中揭示的寻址装置的输入和输出的详尽表格；图16提供了根据本发明的实施例在图6中揭示的寻址装置的输入和输出的详尽表格；图17示出了图3、4、5和6的方框图的故障容错、双驱动系统变型，它提供了根据本发明的实施例在一行或多行或列中存在电气不连续的情况下的系统冗余；图18示出了根据本发明的实施例，需要实施获得信号视觉暂留和像素间交叉效应的衰减的滞后管理的行或列的代表性的阈电压；图19示出了根据本发明的实施例沿着X-Y矩阵系统的每一行实施整体阻抗控制以提供像素间交叉效应的衰减并从而增强器件视觉暂留的方法；图20示出了示出了根据本发明实施例的平板显示器的透视图；图21A示出了根据本发明实施例处于停止工作状态的像素的侧视图；图21B示出了根据本发明实施例处于激活状态的像素的侧视图；以及图22示出了根据本发明配置的数据处理系统。
具体实施例方式
在详细描述部分揭示了本发明的两个不同实施例。在两个实施例中，都是根据矩阵可寻址显示器的行实施了阻抗控制，被选择的行显示低的串联阻抗，而未被选择的行显示高的串联阻抗。器件的状态变化发生在选择的行上，而没有有效的阶段变化试图发生在其余未选择的行上。驱动系统扫描所有的行(可假定是依次的，尽管这不是固有要求)，重新连接那一行将成为呈现出低阻抗值独立行，然后移到要被如此“选择”的下一行上，将先前选择的行设定回高阻抗状态，其后对矩阵中的每一行周期重复进行该处理。要理解的是，术语“行”和“列”代表任意指定的标志以区分构成X-Y矩阵的两组线，并且，除了作为相对物之外，本发明对这种差别没有任何依赖。使用两种揭示的视觉暂留增强方法中的任意一种，可调节这种基本的变化过程以适应被调用的方法的高要求。
两个实施例的不同之处在于它们对馈送到列的视频数据逻辑流的处理不同，尽管它们共有明确的阻抗行选择系统。在第一个实施例中，表示电压连接的列驱动变量，沿着列引入的并行数据与所引入的逻辑位(是1或是0)成比例直接驱动串联列电压。在一个例子中，比特值为1对应于5伏特的电压，而比特值为0对应于接地电势。在第二个实施例中，表示阻抗连接的列驱动变量，沿着列引入的并行数据与引入的逻辑位(是1或是0)成反比例直接驱动串联列阻抗。在一个例子中，比特值为1可对应于低的串联阻抗，而比特值为0可对应于高的串联阻抗。在这个第二实施例中，在所讨论的周期期间，公共的电压电势被施加给所有的列，且充电和放电可由组合的行和列阻抗值来整体操纵，器件周期时域的受限时距的伴随利用和器件的启动/激活阈值一起在矩阵中给定的X-Y交叉点处被控制。
总而言之，第一实施例是以列上面的电压和行上面的阻抗进行操作的，而第二实施例是以行和列上的阻抗进行操作的。
可进一步对行和列驱动器施加有限水平的并行度，以确保系统具有极快寻址速率的功能度。就像素计数(对应于X和Y控制线重叠部分的像素)而言，有可能选择两种矩阵尺寸(X和Y)中较小的尺寸，并将对应组的导电迹线细分为两组平行的迹线。可将此完成以提供如此实现的显示器或相阵列系统的两半之间的电气绝缘(或许通过精确地将较短尺寸的导电迹线切为两半可最好地显现，尽管不连续的原位制造可能是规则)。
假定初始的矩阵尺寸为1600像素×1200像素，对应于以空间分开关系设置的1600列共面平行导电迹线与另一组1200共面平行的导电迹线，其中行和列分别所处的两个平面是平行的，行与列的方向成直角，从而构成标准的正交矩阵。较小的尺寸1200可等分成两组600。这可以通过将1600列迹线(不是1200行迹线)的每一条切成两半来实现。这用来电气绝缘各自由600行所组成的两组行。一旦被电气绝缘，这两组行导线可以被同时地和并行寻址，使得两行(分别为各个子区域)可在显示器上被一次选择，而没有任何形式的寄生交叉效应(不包括行内像素之间的交叉效应，这通过在此揭示的两种视觉暂留增强装置来解决)。在其它有益效果中，该策略将整个系统时间控制要求降低了二分之一。利用绝缘的进一步的并行度可用列来实现，并且不限于一次作为行的细分的对分。从系统时间控制的观点出发，决定性因素是单次对分为两个并行系统的行寻址机理。
对于基于阻抗的实施例，理所当然地，呈现出可忽略的电磁特性，并且由于缺少电流环路，所以对电磁脉冲的干扰具有明显的抗干扰性。
关于滞后管理视觉暂留增强方法，用于实施滞后管理方法的先决条件包括满足临界关系使像素(更一般地说，在矩阵中X-Y交叉点处的器件)激活所需的电压(Vpull-in)高于需要使像素断开回到其停止工作状态的电压(Vrel)。保持这种基本不等(诸如，在第5,319,491号美国专利中揭示的平板显示器中)的系统可以是该技术的合适候选者。在这种情况下，在提供的示例中所要求的性能是因为对并行板电容器系统机电激活的很高要求所造成的，并行板电容器系统的机电激活会导致引起器件毁坏(一种可以被这种视觉暂留增强方法所利用的效果)的不稳定点。
对于符合所注明的要求且具有充分短的时间周期的系统，在控制像素间交叉泄漏效应的同时，2+3电压电平系统(在列上面有两种电压电平，在行上面具有三种电压电平)可真正提供足够的器件视觉暂留。该滞后管理系统的细节在本说明书中在详细描述部分以更多细节公开。
关于整体行电阻控制视觉暂留增强方法，用于实施整体行电阻控制方法以相对于充分短的时间周期获得器件视觉暂留的先决条件是存在能够选择性地改变其电阻的合适材料。例如，已知某些掺杂的钙钛矿，在对材料两端施加横向电场时，可表现出高达106的电阻摆幅系数，这样的材料对于所揭示的方法是理想的候选材料。采用对行选择触发和断开点同步的相关控制装置，这种材料可增添或替代系统中的行导线。当行进入高阻抗状态，整个行的整体物质都会受到影响，使得在同一行上的像素之间出现高R值，而不仅仅是在通常完全位于X-Y矩阵之外连接着阻抗控制装置的行的地方。这可以在相关的周期期间(通过减缓像素之间的泄漏)防止像素之间的交叉效应，从而维持足够的器件视觉暂留直到行材料被转换回到其正常的低电阻状态且在正确的时间进行放电。
在下面的描述中，阐明了许多具体的细节以提供对本发明的透彻理解。但是，对本领域技术人员来说显而易见的是，本发明可以在没有这样的具体细节的情况下来实践。在其它情况下，为了不使不必要的细节混淆本发明，已知的电路已经用方框图的形式示出。对于大多数部件而言，考虑时间控制的因素等的细节已经被省略，这是因为这样的细节对获得本发明的完整理解没有必要，并且是在相关领域普通技术人员的知识范畴之内。
下文中要揭示工作原理将假定不实施视觉增强方法以澄清被描述的基本性能。但是，应用可要求实施被揭示的多种视觉暂留增强方法中的至少一种，其中所讨论的事件越广泛，越能给出更充分的所需的详细描述。
有助于实施本发明的多种技术(平板显示器或需要控制矩阵配置中的个体器件的其它可选技术)之一是在第5,319,491号美国专利中揭示的平板显示器，通过对它的整体引用将其包括在此。在整个该详细描述中，不能认为使用代表性平板显示器的示例将本发明的适用性限制在了它所使用的那个领域。
一种平板显示器可包括如图20所示的光闸的矩阵，光闸通常也称作像素或图像元件。图20示出了由光导基板2000构成的平板显示器2000的简图，光导基板2000可进一步包括像素2002的平板矩阵。在光导基板2001后面并与基板2001成平行关系的可以是透明的(例如，玻璃，塑料等)基板2003。要注意的是，如第5,319,491号美国专利所揭示的那样，平板显示器2000可包括除示出的元件之外的其它元件，诸如光源，不透光的入口、不透光的屏蔽、反射体、管形灯泡。
如图21A和图21B中所示出的各个像素2002可包括光导基板2101、接地屏2102、可变形的弹性体层2103，以及透明电极2104。
像素2002还可以包括示出的透明的元件，为了方便描述为盘2105(但并不限制于盘形)，它设置在电极2104的顶面上，并且是由高折射率的材料构成，较佳的是与光导基板2101的材料相同。
在该特殊实施例中，需要非常精确地控制在光导基板2101和盘2105之间的距离。特别是，已经发现在静止状态中，在光导基板2101和盘2105之间的距离应该大约等于导入光的波长的1.5倍，但是无论在哪种情况下，该距离都必须保持大于一个波长。于是，据此来调整接地屏2102、变形弹性体层2103和电极2104的相对厚度。在激活状态，正如以下所讨论的，盘2105必须由电容作用才能被拉倒离光导基板2101的上表面小于一个波长的距离。
在工作中，像素2002采用渐渐消失的耦合效应，由此通过改变变形弹性体层2103的几何尺寸使得在电容吸引效应下产生凹陷2106(如图21B所示)，可使TIP(内全反射)在像素2002受到干扰。这导致凹陷2106将盘2105带入光导基板渐渐消失的场的限度之内(一般从光导基板2101向外延伸一个波长的距离)。光的电磁波特性使得光“跳”到插入的低折射系数覆层，即变形弹性体层2103，穿过依附于静电激励的动态凹陷2106的耦合盘2105，由此克服了光导条件和TIR。光线2107(如图21A所示)表示了静止的、光导状态。光线2108(如图21B所示)表示了将光耦合到光导基板2101之外的激活状态。
在电极2104和接地屏2102之间的距离可以是相当小的，例如，1微米，并且可以由诸如室温下硫化硅氧烷的薄的沉积的变形层2103来占据。尽管电压是小的，但是在电容器平行板之间的电场(事实上，电极2104和接地屏2102形成了平行板电容器)是高的，足以产生变形力到硫化硅氧烷上，从而使得弹性体层2103变形，正如图21B所示。通过压缩硫化硅氧烷到适当的比值，在光导基板2101中被导入的光将以大于当前折射系数临界角度的入射角度撞击变形体，并将通过电极2104和盘2105耦合出基板2101。
在电容器平行板之间的电场可以通过电容器的充电和放电来控制，这将在电极2104和接地屏2102之间有效地产生吸引。通过对电容器的充电，在平板之间的静电力强度就会增加，使得弹性体层2103变形，通过电极2104和盘2105将光耦合出基板2101，如图21B所示。通过对电容器的放电，弹性体2103重新返回到它的原始几何状态，从而停止将光耦合出光导基板2101，如图21A所示。
如在背景信息部分所注明的那样，某些呈现出适当的激活阈值的器件适用于使用阻抗连接来驱动。在图1中示出了一个将在整个本说明书中使用以说明所述工作原理的有关例子，它阐述了一组位于一个平面中的等距平行导电带100。另一组平行导电带101位于另一个平面中，该平面与上述第一平面具有空间上分开的平行关系，并且带101与第一平面的带100成直角。在该组导电带100的任何个体构件和另一组导电带101的对应个体构件之间的各个交叉点，诸如由点状圆柱体102所概念化的以及其相对物，构成了由图2所示的激活电荷关系所支配的阈值器件。在这个示例性的例子中，在这个特定X-Y矩阵中的交叉点(诸如由图1中的圆柱体所限定的那个)相当于可变电容器，假定在一根导线上的正电荷和在另一根导线上的负电荷之间的库仑吸引可引起正交设置的导线之间的相对运动。该局部运动(变形)导致局部距离103减小，由此增加了例如区域102的交叉点附近的电容。用于该复合结构的阈值是下列事实的结果，即导线横向的相对运动，在这个例子中，所指的是器件的光学特性阈值。该物理阈值是第5,319,491号美国专利所描述的渐渐消失的场，并可参考该专利的图16和17(对应于本说明书的图21A和21B)，它描述了当与一根导电线紧密接触的高折射率材料从同一渐渐消失的场之外的原静止状态被推进渐渐消失的场时，所产生的器件激活和停止工作状态。由各导线上的交叉所形成的电容器上电荷从而呈现出由器件原来的物理阈值(渐渐消失的场)所产生的激活阈值。
应当理解的是，第5,319,491号美国专利所提出的这个光学例子为示例目的，作为一类有效的候选应用和实施的成员，并且，由呈现出适当阈值行为(机械的、电气的、光学的或其它相互作用)的任何系统构成的任何器件可以用在X和Y矩阵线的交叉点处被控制的电效应来表现、相依附、相关联或驱动。此外，尽管提供的例子使用了有质动力的力以将器件置于激活状态，但要理解的是，本发明并不限于使用这种激活模式的器件。最后，要理解的是，构成平面X-Y矩阵的导电线100和101，尽管通常互相成直角，但是未必要遵循这个限制。本发明可支配满足某些具体激活原则的大系列器件的寻址，而对被如此寻址的任何特定器件的实践的具体减少不会对本发明寻址和驱动所述器件的能力产生任何限制。
要进一步注意的是，虽然导电线(100或101)的任何构件上的电势假定为将其构成为等电势面的单一值，这丝毫不能防止在交叉点处(诸如在圆柱体102处)产生电荷累积。能量被存储在充电期间产生在这些交叉点的电场处。充电周期由已知的关系式来表征q＝CV(1-e-t/RC) (方程式1)
其中q是累积的电荷，C是在导电线100和它的正交相对物101之间产生的圆柱体102的电容，e是自然对数，V是总的施加电压，而R是总的串联电阻。在电势V施加给系统的同时，电荷将累积直到它达到其渐近线的极限(简单积CV，附带条件为在某些应用中，C可以由于导电线之间的可变间隙而可变)。因此，等电势面与沿着表面在确定点分布的局部电荷累积不一致。
相反，区域102(一旦去掉驱动电压)的放电曲线可由互补的方程来表征q＝q0e-t/RC(方程式2)其中q0是在去掉驱动电压前原来的或初始的电荷。
本发明的显著之处是它对方程式1和2之中的电阻的操纵。阻抗连接可有效地改变控制电荷进入或离开交叉区域的速率的“阀”的设置，所述交叉区域充当局部的准电容系统。若阀是大开的(低R)，电荷可在交叉点迅速地累积(不同的极性，或一般地说，不同的电势，出现在导电线100和它的正交相对方101中)。低R允许将累积的电荷快速泄放到地，或一般地说，在允许路径均等时，泄放到最低的电势差。相反，高R限制了充电“阀”的孔径，使得在交叉点(例如102)处的电荷累积非常慢。放电速率也同样受到高R的限制。
图2示出了在适合于实施本发明的范围内器件的性能。激活阈值(虚线200)代表在任何给定导线对(一根导线来自导电行100的那组，而另一根导线来自导电列102的那组)的交叉区域102处由累积电荷直接或间接控制的条件，使得如果电荷在200的下面，器件停止工作，正如在曲线的平稳段201的情形，而如果在200的上方，则器件被激活，如同在曲线平稳段202的情形。恒定的电荷对时间的平稳段(即201和202)的存在是任意的对于适合的候选者来说跨过阈值200是关键性的要求，不仅仅是跨过该阈值的曲线形状，还包括在跨过之前或之后的时间。在一个实施例中，列102可被等分为两个共线的、共面的等分，这两等分具有充分的物理分隔以确保它们之间的电气绝缘，这在图12中被充分示出。
图3示出了本发明电压连接实施例中的一个实施例。在这个实施例中，控制图1中的交叉区域102通过将行阻抗连接成具有行选择功能，同时将激活数据以列的方式编码为高电压或地电压来实现。在图1中看到的那组平行导线在图3中用它们的拓扑等效物来代替，也就是说，十六个代表性的电容器构成了在方框312中的驱动系统。这十六个电容器中的四个，对应于任意的第x列(见列X数据框320)，并被标为313、314、315和316，每个电容器代表第x列(这里为第4列)与各行的交叉点。出于示例目的，将X×Y矩阵示为由四个列元件326、327、328和329(由列驱动器317、318、319和320驱动)与行阻抗选择子系统301、302、303和304分别控制的四个行元件构成的4×4矩阵。
因此，电容器313代表第x列320(由相关联的导电条329指定)与标为301的行0的交叉。如前所述，将系统缩小到非常小的矩阵尺寸(这里，四行和四列，在各自的类别中第四项被分别重复标为该类的第y个或第x个)是为了简化本发明的图形介绍。实际的器件可以有数千行和列，所有的器件都以相同的原理工作，该原理可驱动图1、图3、图4、图5和图12中的较小的原型系统。
用于本发明的电压连接实施例的行选择装置，只要功能是有关的，就与用于阻抗连接实施例的行选择系统相同。这里所说的是，就图3中的该子系统(即方框300)而论，与图4中的相同子系统(即方框414)具有同等效力。在这两幅图中的行选择装置的工作如下行选择定序器(图3中的325，图4中的415)依次发送所需行选择序列的激活信号，将根据依赖适当的系统时钟本征的预定时间方案的信号发送给被驱动的器件(未示出)。这样的系列，例如可以是要求激活行0、1、2和Y，这样的需求为0.5微秒分隔(任意选择的时间值)。在此随后对于行选择子系统的描述可应用于图3和图4二者，各个元件采用其母图所采用的顺序来表示。定序器可激活或闭合开关(305或420)；在闭合开关之前，低阻抗电阻器(307或421)与高阻抗电阻器(306或422)没有相连(并联)，沿着行的是纯高电阻。一旦开关闭合时，低阻抗电阻器(307或421)与高阻抗电阻器(306或422)并联，如此将总的串联电阻降到低阻抗电阻器之下。注意，在电路中的高阻抗未必需要用电阻器来实现，而且可通过适合器件的自然性能来实现，诸如晶体管，甚至有可能无器件，例如开路。同样地，开关装置(305或420)应被认为是通用化的，并且不依赖于任何给定的电子器件功能性是标准化的，对于该功能性没有给定形式的具体实现。
当选中行0时(处于低阻抗状态)，其它行(1、2到Y)保持在高阻抗状态。在任何时间只能选中一行(在低阻抗状态)。下一行，即行1的激活，使得行0停止工作，意味着它的开关(305或420)断开且行0的阻抗变高，同时行1的阻抗变低。随着行定序器进到下一行，低阻抗行选择的“波浪”传播通过系统中的所有行。
对有关一次只允许选择一行的规则有一个例外，并且这个例外指的是特殊情形，被表示为“消隐周期”。消隐周期行快速放电(335或440)和列快速放电(333或441)的目的是通过将累积在行列交叉点处的电荷快速地排放到地(在图3中被示为363，在图4中被示为423)来使所有器件整体停止工作。这通过适当地开关经过相关联的低阻抗电阻器(308或439)的组件(309或438)来控制，其类似操作也可重复用于所有其它行(302、303、304或417、418、419)。在交叉点处的行和列之间的电势差降到零时电荷将被消散，消散速率是串联阻抗的函数。整体器件停止工作要求所有行和所有列都设置于低阻抗状态以允许快速放电到地(或者等效地，在受影响的行和列之间快速实现电势均等)。消隐周期通常被用作终止激活序列，诸如当给定的原色周期已经结束时在显示器中的情形。它试图在给定系统放电到地或使行和列的电势均等的路线的同时，通过整体地重新配置行和列的阻抗快速地克服和消除激活器件的视觉暂留。对于列的子系统317，通过将信号馈送到晶体管324(或等效组件)，可调节快速放电(在行和列都有低阻抗路径)，提供迄今描述为放电的“消隐状态”经过低阻抗323到地364来发生。整个列驱动装置包括列驱动器402、403、404和405，连同并行数据装载系统411一起，构成了列驱动系统401。
通过阻抗连接子系统(图3中的301、302、303和304，图4中的416、417、418和419)依次激活行0、1、2和Y可以使平行的共平面导线的阻抗(图3中的313、314、315和316，图4中的425、426、427和428)为高或者为低，如同行选择定序器所确定的那样。
在图3中示出的电压连接实施例在子系统317中编码数据，这直接将导通状态(二进制的1)和非0电压联系起来，利用适当的器件，诸如开关组件321，可将非0电压转换到列。数据从具有公共高阻抗控制334的标准并行装载寄存器系统332进入适当的列。组合的一组列控制子系统317、318、319和320连同列数据寄存器子系统332以及用于所有列的快速放电控制333构成了整个行驱动器子系统311。断开状态(二进制的0)与施加到各个列上面的零电压联系起来。列电压(无论是对应于断开或导通状态的零或非零)被同时、并行地施加，并与行选择定序器(325)同步，使得用于行0的所有列被编码，并且在行0(301)被选中的时候(处于低阻抗状态)施加电压。尽管沿着所有列的相同电压也出现在未选中的行，那些行出于非常高的阻抗状态的事实限制了快速电荷累积，使得那些特定列行的交叉点永远不会跨过阈值(图2中的200)。非零电压和低阻抗的组合事实上使得器件跨过了激活阈值，使得与X-Y矩阵相关联的器件导通。零电压和低阻抗的结合使得不会跨过激活阈值。简而言之，在此实现了在系统的时域期间，对所有器件(例如，像素，或任何被寻址的其它应用)的操作做正式控制。具体的器件操作还将在图7、图8、图9和图10中作进一步分析，并作进一步说明。要注意的是，当阻抗连接子系统处于高阻抗状态，用于选择性地对交叉区域充电和放电的周期时间要足够短，使得激活器件将不会被停止工作，且停止工作的器件也不会被激活。对于不能掌控的系统来说，可能需要实施所建议的增强(滞后管理或整体行电阻控制)中的一种以确保相对于周期时间的所需视觉暂留。要注意的是，当阻抗连接子系统处于低阻抗状态，用于选择性地对交叉区域充电和放电的周期时间要足够长，使得激活器件将会放电到激活阈，而停止工作的器件将会充电到超过激活阈。还要注意的是，交叉区域可包括非变化电容器或可变电容器或由行和列之间的电场建立所触发的其它器件，所述行和列受本发明的控制。在可变电容器应用于本发明的一个显著应用的情形中，在第5,319,419号美国专利中揭示了该器件。
图3和图4都包括设计成避免在任何插入的电介质中建立极化的电介质的可选增强方框(分别为310和433)，所述插入的电介质置于包括行和列(312和424的正交组件)的导线的两个共面组之间。在图5和图6中，设计成避免建立极化的电介质的可选增强方框(分别为510和633)由控制逻辑(分别为536和642)中的数字数据控制。连续对这种电介质施加单向电场会有极化该电介质直到其变成驻极体的潜在风险(尽管这样的效果通常与跨越该电介质居里点的温度范围相关联)。这种极化作用的一种公知有害效果是电路将表现为像通过二极管的不完全分路。为了防止放置(必要或期望)在导线的共面组之间的任何电介质材料的极化，可在规则的和连续的基础上(例如每个子周期、周期或终止多个周期)反转在行和列之间产生的电场的极性。方框310和433通过由分压器(图3中的336，图4中的442)来驱动两个比较器(在图3中的330和331，在图4中的436和437)和振荡交换控制相反极性两端适当参考电势的逻辑信号，可实现该周期的极性摆幅，像在310或433的概括的拓扑中。方框510和633在逻辑方框536和642中添加了用于确定适当参考电势的额外控制信号。由控制信号选择，两个驱动比较器(图5中的530和531，和图6中的636和637)的输出可被设置在四种不同配置中的一种。当插入的电介质的极化未必有或是无害的，可省却该方框的功能性。
将图4中的阻抗连接实施例和图3中的电压连接实施例区别开的地方在于，在列上的引入数据不是被编码成电压值。而是，构成列0、1、2和X的平行共面导线429、430、431和432以非常类似于行425、426、427和428的控制方式进行控制通过阻抗的连接。类似之处是行被与依赖时钟的行选择定序器所驱动，使得在时间中的任何给定点，只有一行被选中(在行阻抗状态)。但是，选择列不是依靠时钟驱动的定序器，而是利用在方框411和与之相关联的计算机中启动的数据编码(注意，例如，用于第x行的典型的一对控制点，即组合的逻辑零和快速放电点441与逻辑1点412)。用于所有列阻抗选择子系统(402、403、404和405)的数据被同时并行地载入。在代表性的子系统402的情况下，开关组件408在编码数据组中的导通状态(二进制的1)使得低阻抗406与高阻抗407并联，由此在该列上面建立了纯低的串联阻抗。在子系统402中的开关，即408，以及其在子系统403、404和405中的相对物，用来切换到由子系统433所产生的负参考电势或正参考电势434之间导电列的路径，子系统433经由线434将一个电势馈送到列，而经由线435将不同的电势(通常为不同的极性)馈送到行。电势差异可由比较器436和437来调解，在比较器436和437可使方框433防止极化作用。
无论列电气地依赖负参考电势或正参考电势434，由于列429是通过在低阻抗406和高阻抗407之间发生联系来结合列阻抗选择子系统402的事实，因此其行为最终是由开关组件408的设置来确定。开关组件408的状态确定低阻抗406是否真的与高阻抗407并联。对所有的列有一种公共行为的同步协调，这由开关组件408及其相对物来确定，而列的具体行为由引入的编码数据来确定。快速放电(在列和行中都是接地的低阻抗路径)由提供此前描述的“消隐状态”、馈送到晶体管413(或等效组件)的信号和其相关物来调解。
图3和图5之间的差异在于各个方框310和510之间；在所有其它方面，两个拓扑是相同的。更具体地说，子系统511与311等效；并行逻辑系统532与332等效；四个列控制器517、518、519和520对应于模拟驱动器317、318、319和320；代表性的列控制器517的详细组件对应于在317中的它们的相对物，诸如开关521对应于321，低阻抗电阻器523与323等效，而开关组件524和522正好分别与324和322相对应。另外，用于高阻抗状态的并行负载控制534与334等效，而列快速放电控制553精确地对应于等效控制333。物理列结构526、527、528和529对应于等效的结构326、327、328和329，而由X-Y交叉点表示的电容器513、514、515和516直接对应于等效的元件313、314、315和316。因此，整个X-Y系统512在结构上与312相同。行选择系统400与300相同，使得快速行放电控制535与335等效，行阻抗定序器逻辑系统525与325等效，而行选择子系统501、502、503和504中的每一个与它们各自的相对方301、302、303和304相对应。最后，在图5中任何给定行选择子系统的个体组件与图3中它们的相对物匹配，使得行阻抗充电电阻器507与308等效，高阻抗充电电阻器506与306等效，低阻抗放电电阻器508与308等效，而用于选择和放电的各个晶体管(505和509)与它们各自的相对物(305和309)等效。
图4和图6之间的差异在于各个方框433和633之间；在所有其它方面，两个拓扑是相同的。更具体地说，子系统601与401等效；并行逻辑系统611与411等效；四个列控制器602、603、604和605对应于模拟驱动器402、403、404和405；代表性的列控制器602的详细组件对应于在402中的它们的相对物，诸如高阻抗电阻器607与407等效，低阻抗充电电阻器606与406等效，低阻抗放电电阻器609与409等效，而开关组件608和613正好分别与408和413相对应。611的子组件精确地与411中的它们的相对物相关联，使得列0快速放电控制641对应于441，同时逻辑1控制612与412相对应。物理列结构629、630、631和632对应于等效的结构429、430、431和432，而由X-Y交叉点表示的电容器625、626、627和628直接对应于等效的元件425、426、427和428。因此，整个X-Y系统624在结构上与424相同。行选择系统614与414相同，使得快速行放电控制640与440等效，行阻抗定序器逻辑系统615与415等效，而行选择子系统616、617、618和619中的每一个与它们各自的相对方416、417、418和419相对应。最后，在图6中任何给定行选择子系统的个体组件与图4中它们的相对物匹配，使得行阻抗充电电阻器621与421等效，高阻抗充电电阻器622与422等效，低阻抗放电电阻器639与439等效，而用于选择和放电的各个晶体管(620和638)与它们各自的相对物(420和438)等效。
方框310和433使用模拟手段实现电势控制，而方框510和633基于发送到比较器(图5中的530和531，图6中的636和637)的逻辑信号，用数字手段达到相同的目的。在图13、14、15和16中分别列出了整理图3、4、5和6中所揭示的系统的操作的真值表。出于清楚引用的缘故，在图1 3、14、15和16中的真值表往回引用在其下方使用实际数字注释的拓扑中的假定点；在图13、14、15和16中分别强调了对图3、4、5和6的基本拓扑的应用。这些图中的每一幅由两部分组成说明所引用元件的电气状态的较小的表格(如1301、1401、1501和1601，它们分别提供图3、4、5和6中所示器件的合理排列的设置)，以及说明通过在应用组件处满足条件下的驱动处理所导致的动态状态变化的相关较大表格(如1302、1402、1502和1602，它们分别提供在图3、4、5和6示出的器件中所引起的合理状态上的详细背景信息)。缩写CRD代表列快速放电，而RRD代表行快速放电，指的是由与前述讨论相符合的各个方框所进行的处理。
这些相关行为的特征可利用例子来说明。重要的是要注意，如果选中行(处于低阻抗状态)，只能在列行交叉点处累积电荷，否则，长的充电时间会阻挡交叉跨越阈值点，直到有关的周期已经结束。因此，在所讨论的时间帧期间，在没有选中的行不会发生激活。那样的话，考虑下面的时间序列。在将数据编码到列上的时候，根据组件420及其相对物的确定状态，所有行要处于高阻抗状态，此时组件408触发，将电压势从线434放置到列上。在每一随后的行被选中(转换到低阻抗状态)时，用于那一行的对应列数据被并行(同时)载入，并且在组件408及其相对物处被编码。由于减慢充电和放电的高串联阻抗(无论是通过其自然特性，或是由改善下文要进一步揭示的器件视觉暂留的可选像素间交叉效应禁止装置中的一种来增强)，在交叉点处已经被处理的行保持在它们的编码状态。
双向控制器件413和它的相对方被允许可经由低阻抗409快速放电到地。在行和列二者上面采用到均等(或接地)电势的清楚路径的低阻抗的结合，为列行阵列内所有组件的快速停止工作提供了所需的条件。
现在可以总结电压连接实施例和阻抗连接实施例之间的基本差异。两个实施例的不同之处在于它们对馈送到列100的数据逻辑流的处理不同，尽管它们共同具有连接阻抗行选择系统。在电压连接列驱动实施例中，沿着列100所引入的并行数据与引入的逻辑位(是1或是0)成比例直接驱动串联列电压。在一个例子中，比特值为1可对应于5伏特的电压，而比特值为0可对应于接地电势。
在阻抗连接列驱动器实施例中，沿着列引入的并行数据与引入的逻辑位(是1或是0)成反比例直接驱动串联列电压。在一个例子中，比特值为1可对应于低的串联阻抗，而比特值为0可对应于高的串联阻抗。在这个实施例中，在所讨论的周期期间，公共的电压电势被施加给所有的列100，且充电和放电由组合的行和列阻抗值以及器件周期时域的受限时距结合器件的启动/激活阈值来整体操纵。
在图7、图8、图9和图10中示出了在充电和放电情况下的各个行为。图7揭示了在行或行加列处于高阻抗状态时的充电曲线图。尽管交叉点真的是在充电，但电荷的累积701建立得如此之慢，以致在相关时间周期内，它永远不能跨越激活阈值702。这等同于断开状态，只要时间周期或时域足够短，就不会跨越阈值702。虽然曲线701显示为直线(在该图中和在下面的三幅图中)，这是为了易于示出。实际的充电和放电曲线呈现出与支配这些电气现象的方程式(诸如，在最简单的例子中，是本文的方程式1和方程式2)相一致的曲线，这在下文中将以更多细节来揭示。
图8示出了迅速跨越激活阈值803的快速充电曲线801。在该点，系统处于高阻抗状态，温和的放电802开始缓慢地移回到阈值点。只要同放电过程一样，该周期在802跨越阈值之前结束，就能保证激活的“视觉暂留”。
图9示出了缓慢逼近激活阈值902的高阻抗放电曲线901。若充电应下降在激活阈值之下，阈列行交叉点相关联的器件将自己停止工作。图9重申了有关作为施加高阻抗状态的伴生物、前面在图8中已经看到的内容。它可通过简单地转到下一行来施加，将当前行置于高阻抗状态。要注意的是，保持例如像素或其它在行列交叉点处被寻址和控制的器件的激活器件导通(和不工作器件截止)的时间控制要求可能不得不在时间方面乘以一个系数，它开始按照顺序选择所有行，分配到选择行的时间可允许足够长，对于某些应用，可以是脉宽调制的某个水平。用于减少高速处理时间以满足这些冲突原则的机理在下文被揭示。
图10示出了在低阻抗状态期间的快速放电，其中电压值1001降到激活阈值1002以下。这种放电也与前文所述的消隐状态相关联。术语放电可指由于行和列之间的电势均等，在给定行和列之间交叉点处的电场衰减。这可以是当行和列短路接地时和经过低阻抗路径放电的情形，但是可使本发明普遍化以更加详细描述构造，包括那些具有浮置地的构造。
在充电周期期间有两种不同的驱动技术。第一种技术，表示为“连续模式驱动”，包括在基本初期的时间细分期间重复施加驱动电压。如果在初期期间，即使处于高R状态累积的电荷也落在器件的激活阈之下，这是适当的。像变戏法者旋转在杆上的盘子，他连续地对盘子给予追加的旋转以使其不掉落，本发明的一些配置可要求施加电压的连续“刷新”以保持给定的交叉点处于激活状态，良好地位于停止工作阈值之上。这在图11的充电曲线图1101中示出反复施加电压以使器件不会跨越到激活阈值1102之下，这导致所示的锯齿形图形。在这个例子中，六个子周期构成用于激活的整个所需时期，对应于该图形中的六个齿，每个齿都有其朝向阈值1102压降的短暂放电分量，但是不会被允许靠近那点。
另一方面，若初期相对于放电时间较短，未必需要这样持续不断的刷新周期。表示为“脉冲模式驱动”的这种模式，每一周期施加电压一次，而不是连续地用于每个子周期(确定基本周期的细分)。在图11中的曲线1103示出了与曲线1101中的相同情形，除了六个子周期时期现在用单次激活来实现，在没有达到跨越阈值1104那个时间帧时期中的器件处于高阻抗放电。
本发明利用清楚的引用，包括所有的这些驱动策略。
根据激活阈值的知识可以量化图11中示出的两种驱动策略的合适范围，由于是与器件中的累积电荷线性相关的，激活阈可以被表示为qthreshold。关系的设定在下面的表1中列出，其中Tcycle代表用于基本周期的确定时间长度，而Tsubcycle是用于基本周期的预定细分的时间长度。在整个表1中，术语R指高阻抗状态的电阻。假定低阻抗状态的响应对于器件激活足够快，则意味着表1根据器件视觉暂留提出规范最低标准。
表1

脉冲模式的优点在于可减小操作寻址系统的带宽，但是不是所有的应用都适用于这种模式。
如果遇到站不住脚的配置，可能是对于容许本发明的操作性的时域太长或太短。但是，这对图1中示出的几何形状保留了一个另外的变化，该变化可反转某些在某些站不住脚的配置上的负面结论，这在图12中被揭示。在图12中的变型可以是，在某些情况下，通过调节充电时间要求，致使本来站不住脚的配置变成站得住脚的配置。当对给定的列行交叉点进行充电或放电周期内存在着不合适的时间时，图12中体现的特定策略具有特殊数值。在平板显示系统中，在必须以格外高的帧速率对数百(也许是几千)行进行寻址时可产生这类问题。
将图1和图12做比较，它们具有下面所讨论的差别。图1的行100要被依次寻址，一次一行，而列101从阵列的一端伸展到另一端。在图12中图像完全不同，其中列被分成两半。列导线对1202和1203由于它们之间的不连续性而彼此电气绝缘。同样的情形也适用于随后的对1204和1205、1206和1207以及1208和1209。结果，从1210到1215的六行被分成两组分开的行，三行形成组1200(1210、1211和1212)和三行形成组1201(1213、1214和1215)。由于列导线1202到1209的等分所引起的电气绝缘，该配置允许一次选中两行一行来自组1200，而另一行来自组1201。虽然用于这些同时(并行)行选择的可能顺序可以是1210与1213一起激活、1211与1214一起激活和1212与1215一起激活，本实施例并不限于这样的图形。
尽管确保并行度不限于行的一次对分，对列的并行数据载入没有任何限制。如果从驱动电路馈送器件阵列的观点来看是有利的，一个驱动器可馈送列1202和1204，另一个可馈送列1203和1204等。但是，对于器件本身而言最终的决定因素是行选择序列。因此，明显的是，对于非对称X-Y矩阵(X不等于Y)，在将图12的并行度策略应用于本发明时，应推选对分两种尺寸较小的哪种。在具有1500列和2500行的情况下，先要反转行和列，使得1500行与2500列相关。根据图12的描述，列应当被分成两半，以使可并行驱动两组750行，使得一次可选择两行。由于电气绝缘，在电屏蔽的两端没有交叉效应，从而使得系统进行双行选择，而不会混淆编码到阵列上的数据。对于某些应用，诸如平板显示器的场，关于时域可行性如果系统用别的方法是站得住脚的，则图12的变型可用来缩短周期。对于在第5,319,491号美国专利中揭示的脉宽调制颜色，产生较短的时间周期可产生对于人类感知的清晰成像优点。
尽管简单的矩阵寻址作为主要的实施例已经被应用于平板显示器，如表1所揭示和根据图12中示出的使能变化进一步详细描述的那样，本发明可普遍适用于呈现出站得住脚的时域到阈值关系的任何器件。
最后，导电列和行(100和101，或425到432)的厚度和/或宽度沿着这些部件的长度不需要均匀。为了克服这些部件所累积的线电阻，理想的是，作为离寻址装置连接导线的点的距离的函数，增加导线的厚度和/或宽度。从而本发明包括这个最后的变化以补偿系统所要求的这种调谐水平的线电阻。
图17揭示了图3、4、5和6的基本驱动系统上的变化，藉此在来自公共信号源的导电迹线的左、右两端来驱动行，而用相同的方式来驱动列。图17的主要组件水平框根据下列标识正好对应于图3、4、5和6中的它们的相对物框1710对应于框310、框433、框510和框633；控制列的框1711，对应于在311、401、511和601处的等效框；控制行阻抗选择的框1712，对应于在300、414、500和614处的等效框；同时实际的X-Y矩阵框1709对应于在312、424、512和616处的模拟部件。该变化带给图3、4、5和6中原拓扑上的特殊改进包括从两端驱动列的额外导线1701、1702、1703和1704，以及从两端驱动行的额外的导线1705、1706、1707和1708。这些导电迹线在园点互连处连接到基本拓扑，并延伸到行或列的远侧以提供在其远端多重连接。
从该变换产生的好处是，在导电迹线中的任何连续性故障的影响变得较为有限，并由于行(或)列是从两端被驱动，变成为固有的故障容错直到在导线中发生断开(连续性故障点)。明显的特征是所添加到连接1701到1708包括允许从两端驱动行和列。注意在图17中，如同在别处一样，X-Y矩阵的实际尺寸(列的数量和行的数量)在本说明书中可以是无限的，且第4列和第4行始终代表第x列和第y行。
在像素之间的交叉效应将导致施加的电荷泄漏到交叉点(相对于目标应用所选择的时间周期)，有可能用两种截然不同的方法中的一种来提供在交叉点处所适用的视觉残留。下面将讨论这两种方法，滞后管理和可变行电阻。
只能够在满足器件的某些前提时才可施加滞后管理。在满足前提条件时，该方法将本发明的工作范围延伸进入到由于多余的电交叉效应(即，在整个行和列的任何给定几何配置上使累积的电荷均等的潜在有害趋势)用其它方法不能进入的应用空间。
下面的定义用于整个下面的滞后管理方法的详细说明中。出于说明的目的，像素作为平行板可变电容器来处理，在该并行板可变电容器中，当板两端施加足够的电压差时在板之间的空气隙会被压缩。但是，本发明适用于没有该限制的器件，只要支配适用性的不等式另外被满足。
Vpull-in＝施加在像素可变电容器两端的总的电压差，使得任何ΔV＞Vpull-in引起空气隙压缩。
Xpull-in＝像素可变电容器所产生的总位移，使得对于X＞Xpull-in，则位移不再可控，因为电容器板已压缩到其最大的位移。
ΔVrel＝施加在像素可变电容器两端的总的电压差，使得ΔV＜Vrel允许已经被压缩的电容器返回到没被压缩时的位置。注意+Vrel＜Vpull-in。
trow＝行被考虑寻址的时间跨距。
tpulse＝对于启动像素到接通状态的寻址行，用于将电压保持在Vadress-on的时间跨距通过定义，tpulse＜trow。
使用命名协定，可更清楚地说明电压关系。在概述限制之前，需要介绍和定义识别列和行的所需驱动电压的五个另外的符号。这些指的是系统列的两个电压电平，用于行的三个电压电平(值得注意的是，由于这样的电气系统是计量独立的，所以这些组具有互换性)。
下面的定义被用作联系列电压电平Vset＝当行处于寻址导通状态时，用来启动(导通)像素的列电压。当行处于寻址断开状态时，Vset保持处于其当前状态。
Vreset＝当行处于寻址导通状态时，用来将导通像素变为断开的列电压。当行处于寻址断开状态时，Vreset保持处于其当前状态。
下面的定义被用作联系行电压电平Vadress-ON＝在需要将像素导通时当前被寻址的行上的电压。这种状态发生在每一时间片trow的某些部分。
Vadress-OFF＝在需要将像素断开时当前被寻址的行上的电压。这类似于复位模式，但是在整个行不受影响的情况下，有可能选择地断开个体像素。这种状态发生在每一时间片trow的某些部分。
Vnonadress＝在当前没有被寻址的行上的电压。
下面的八个基本关系式(不等式)确定实施滞后管理的可能性。满足所有八个关系式的任何系统可从滞后管理受惠以获得足够的器件视觉暂留。注意，相对电势差对操作是器件不依赖于给定极性的选择的关键。所揭示的极性是说明性的。
1.Vset-Vadress-ON＞Vpull-in(导通或断开寻址行中的像素，并刷新寻址行中导通的像素)2.Vset-Vnonadress＜Vpull-in(保持在非寻址(non-addressed)行中断开的像素处于断开和导通的像素处于导通)3.Vreset-Vadress-ON＞Vrel(让不需要刷新的寻址行中的导通的像素处于导通)4.Vreset-Vnonadress＞Vrel(让非寻址行中的导通像素处于导通和断开的像素处于断开)5.Vset-Vadress-OFF＞Vrel(当适合选择地将像素断开时，让寻址行中的导通像素导通)6.Vreset-Vadress-OFF＜Vrel(将导通的像素断开，只要被触发了即使在时间周期的中间)7.Vreset-Vadress-OFF＞Vnonadress(对于行处于寻址模式的时间保持导通的像素处于导通，使得在非寻址行中的导通像素两端的电压不从正到负，或从负到正，从而使那些像素断开)8.Vreset-Vadress-ON＞Vpull-in(使寻址行中的断开像素处于断开)操作的关键是当所有其它行都处于Vnonaddress的同时，寻址行在Vaddress-ON和Vaddress-OFF之间切换。当行不再被寻址时，会回到Vnonaddress状态。只有在寻址行中的像素会改变状态。在非寻址状态期间，列通常保持在Vreset。在移动到下一行之前，寻址行的变化为从Vnonaddress→Vaddress-ON→Vaddress-OFF→Vnonaddress。由于其允许不用先到断开就可以刷新导通的像素，所以优选该行切换的顺序。若行切换的顺序是Vnonaddress→Vaddress-OFF→Vaddress-ON→Vnonaddress，将会产生与行和列上面的电压电平变化相关联的轻微时间差异。
当行处于addressd-ON状态，对于转到导通的像素，其对应列在短于trow的一些脉冲时间被转换到Vset。对于其行处于addressd-ON的同时保留其当前断开状态的像素，它的对应列保持为Vreset。
当行进到addressd-OFF状态，对于转到断开的导通像素，其对应列在短于trow的一些脉冲时间被转换到(或保持在)Vreset。对于其行处于addressd-OFF的同时保留其当前导通状态的像素，它的对应列保持在Vset。若像素在addressed-OFF之前是断开的，那么Vset或Vreset将能够保持在断开状态，但是通过将断开像素在Vreset处可实现大多数稳健控制。
该滞后管理方法的含义是这样的，任何行必须在每次它被寻址的三个不同状态之间切换Vaddress-ON、Vaddress-OFF和Vnonaddress。同样，虽然列用该顺序寻址，任何给定列可被设为Vset(用于刷新或将断开的像素变为导通)或Vreset(保留在断开状态或使导通的像素变为断开)。所披露方法利用了行和列之间产生的不同电压，所述行和列在操纵行和列的过程中获得电势。
在图18中，行电压在对应于Vaddress-ON、Vaddress-OFF和Vnonaddress三个不同水平之间切换。从左到右(在用水平轴代表的时间上向前移动)，行在Vnonaddress(1801)开始。由于行被寻址(选择)，它的电压移到Vaddress-ON(1804)，该电压是激活像素所必需的(尽管不充分)。电势值最后移到Vaddress-OFF(1807)，该电压是使像素停止工作所必需的(尽管不充分)。不论像素是激活还是停止工作，取决于列电压。如图18中所示有三种情况；像素的激活和导通状态视觉暂留(如行电压从1801移到1804到1807)；像素的状态视觉暂留(无论是导通或是断开)(如行电压从1810移到1813)；像素的停止工作(如行电压移到1816)。这些内容在下文以更多细节来说明，它说明了这些行电压值与列电压的相互作用(对应于被编码在矩阵上的载入数据)。
要注意的是，停止工作的像素将不会再被激活，除非差分电压达到Vpull-in，在图18中它仅在1806处发生。激活的像素将保持激活，直到差分电压达到Vrel，它仅在1818处发生。图18示出了对于每组可能输入的像素的行为(或在每个交叉处适应标准的其它普通器件)，从而展示所揭示的切换系统的效用。同样的，图18示出了两列电压值和三行电压值的各种排列，在每种情况追踪差分电压。需要单步调试这些组合中的各个数值。
在选择之前，行处于非寻址状态1801，而列电压反映了缺少数据1802，导致初始差分电压1803。接着，选中行1804，而列数据在1805变为非零(预先假设在被装载到该代表性的列上的数据中1代替0)。在这种情况下，差分电压升到1806，强迫像素激活。然而，值得注意的重要的结果是行处于非寻址状态1807。即使列电压是非零1808，差分电压是1809，这意味着像素的现有状态将保持不变，若它是导通的，它将仍然保持导通(由于差分电压高于释放电压1818)；若它是断开的，它将仍然保持断开(由于差分电压低于激活电压1806)。如果图18被认为从左到右在时间轴上线性地表示时间，这将意味着在1806满足激活阈值之后，行切换到非寻址状态的1807意味着由于占优势的差分电压高于释放电压1818，像素保留在激活。此外，像素可保留在导通状态直到同时满足两个原则列电压在值1817，同时处于address-off状态1816。这可仅仅是将差分电压降到所需水平以使像素1818释放和停止工作。
要理解的是，驱动器编码的紧急要求可以使address-off行事件延迟到给定数据周期的末端，如同对应于每次数据编码所多次发生的事件。在图18中，这意味着行电压在没有到达address-off状态的情况下在non-adress和address-on状态之间切换，直到设置给定时域的像素值。具体地说，行电压将从1801移到1804到1810(瞬间跃迁到1807)到1813等。移到address-off状态(在1807和1816处示出)将被延期直到需要，到那时，行可以在两种状态之间振荡(1801到1804到1810到1813到1819等)。本发明不依赖有关行address-off事件何时或多少时候被触发一次的具体策略，也不赞成如果有理由暂时巩固address-off事件的冗余触发。
考虑像素在1806被触发的情况，但address-off事件1807被抑制(延期到较晚)。一旦列电压降到1811(虽然行电压从1804直接迁移到1810，跳过1807)，由于在1812的差分电压仍然太高而不能释放(停止工作)，使得像素仍保留在导通状态。出于说明的目的，假定像素先前设置在断开状态。这个列断开状态1814与行address-on事件在1813的结合，导致差分电压1815仍然太低而不能激活像素，这是本例所需要的结果。
在差分电压达到1818时发生的释放(停止工作)事件之后，系统有效地复位，并且行恢复到它的下一个状态，变到non-address状态1819，而列断开状态固定在1820，导致差分电压1821与静止状态相一致。因此，依靠给定像素初始状态的假设，或(更重要的)，水平地，假设周期开始(例如，在1810，而不是1801，说明了列值开始被编码成处于断开状态的情形的特征)，图18的不同部分充分说明了所揭示系统的关键功能。在改变之后，根据触发在每一像素处(在矩阵的X-Y交叉点)所需状态变化和/或状态视觉暂留的条件，图18用作器件操作的普通诺模图。
要注意的是，Vrel/Vpull-in(在1818的值除以1806的值)的比率越低，控制方案越稳固。因为在使像素断开和使其导通之间的差别越大，则容许没有错误施加给行和列的电压的变化就越大。电压的这种变化可起因于沿着导电迹线的电阻损耗，以致调整系统使之与这种变化协调使其作为解码换能器更加稳定。
任何给定X-Y矩阵的调整，首先要满足和随后要优化这些要求，可要求在交叉点(像素)处对启动/激活的器件调节到其机械的和/或机电的行为。相关的一个例子是在第5,319,491号美国专利中揭示的器件，由于它的“板”不是刚性的，所以实际上该器件不能起到传统的平行板可变电容器的作用。改进该系统使之适合于滞后管理，可对其增加刚性使其成为适应移动的上“平板”，或相反，在激活和停止工作期间改变它的机械和几何形状(诸如通过去除在每一X-Y交叉点中心的一部分列或行导线以有效改变像素的激活行为，是在导电迹线中的孔中)。本发明将提供合适的视觉暂留增强，只要已经做出的行为调整满足前文所示的八个不等式。
一种保证在X-Y交叉的期间视觉暂留作为目标应用的基本时间周期的函数的方法是整体改变整行的电阻，这在电气上等效于在每列之间的每一行上插入可变的电阻器。作为在每一行上制造大量列间电阻器(各自要求分开的控制装置)的替代，用能够多个数量级改变其基本电阻的材料(通过例如在横向施加适当的电信号，它可以在电阻状态之间整体转换)来制造行也许更简单。在图19中揭示了这样的方法。注意，通过实施这样的装置可避免滞后管理，这是一种情形的假定，将被假设为适用于下面的讨论。因此，与图18中示出的需要实施滞后管理方法的三个截然不同的值相反，该讨论只承认在行上的两个电压值。
采用该方法假设使用能够改变其电阻达几个(3-6)数量级的行材料。在其它候选者中，掺杂的钙钛矿据说拥有所需要的特性(公布的开关时间在100纳秒以下，呈现出电阻摆幅达到6个数量级)。本发明不限于使用当前掺杂的钙钛矿材料，而是包含呈现所需特性的所有材料。
最小的所需电阻摆幅将取决于最终的矩阵尺寸(行和列的数量)，比例系数通常落在103到107的范围中。已经示出电阻的所需变化与乘积NcolNrow成线性比例，其中Ncol是在由本发明所驱动的任何给定系统中列的数量，而Nrow是行的数量。
该控制设计基本上限制了像素相对于彼此(像素间交叉/泄漏)的充电和放电的速率。将恒定电压Vrow和Vcol分别施加到行和列上，使得|Vcol-Vrow|＞Vpull-in。这里，仍将使用在前面的滞后管理的讨论中建立的命名协定。在行被寻址时，其迹线电阻被整体(即遍及其整个长度)地改变到低值，以使所有所需像素被充分地充电。用于在给定行的整个表面区域的两端选择地整体施加所需电阻变化的装置1913与行寻址状态的后沿同步。此外，由于该方法不依赖摆动整行电阻值的任何具体或狭义的方法，在本发明中1913可被普遍化、所有非寻址行沿着它们的长度将能够被设为低阻值。在行被寻址的时间(trow)期间所发生的事件的顺序如下1)激活列被设为具有电阻RC，low(～100KΩ)。
2)停止工作列被设为具有电阻RC，high(～100MΩ)。
3)构成寻址行迹线的可变电阻器材料被置于低电阻状态RR，row。
4)在具有RC，low寻址行中的所有像素在它们的列中非常快地充电。在具有RC，high寻址行中的所有像素在它们的列中以很慢的速率充电从而不能在相关的周期时间期间激活像素。
5)构成寻址行的可变电阻器材料被置于高电阻状态RR，high。
6)对下一寻址行再次重复前面的序列(1)到(5)，直到所有的行都被寻址。
该方法提供了像素间交叉效应的时间周期的适当抑制，从而通过将RC时间常数延伸到像素间范围获得充分的期间视觉暂留。
在核心发明上的该变型的一种代表性的实施例的实施在图19中示出。4×4矩阵被用作代替任何任意尺寸的X×Y矩阵。导线列1901、1902、1903和1904对应于图1中的相同列结构100、图3中的相应列326、327、328和329、以及本申请文本中其它地方所揭示的所有模拟列结构，而没有任何限制。在图19中的行(即1905、1906、1907和1908)根据本申请文本中其它地方的其对应物(例如，在301、302、303和304处的行驱动)做出了修改。所修改的特征只在行1908的情况下被示出，在本例中假定所需的电阻偏移效应是由选择地施加和去除(或反转)横向电场(垂直于1905、1906、1907和1908所处的场，它与1908的表面交叉)所产生的。如果替换装置在应用该装置的任何行，诸如1908，可实现相同的电阻偏移行为，由于本发明运行得同样好，所以可选择本装置用于示例目的。
在本示例中使用的用于在1908中引起所需的电阻偏移的装置，是一组设置在行导电线1908的相对表面上的平行电极1909和1910。经由导电迹线1911和1912，这些电极被连接到选择地可控制的电压源1913。当1913打开时，将适当的电势差施加在1909和1910之间，从而设置使导电线1908偏移到其电阻值的所需横向电场。要理解的是，理解确保来自行导线1908所需性能的要求的本领域技术人员，将能够适当地配置和制造适合于控制在此所利用的电阻偏移现象的装置，行导线1908本身由适当相应所施加的场的特殊材料制成。
最后，器件1913的触发和选择性控制，以及与矩阵中所有其它行相关联的其相对物(未在图19中示出)与核心器件正在传播的行选择信号同步。在行被选中时(即，置于低阻抗状态，参照图3、4、5和6，如整个本说明书中所说明的那样)，必须将相关的器件(例如1913)置于整体处于低阻抗的所选中的行。当行变为未选中时，作为样本的1913器件必须触发以使目标行被整体移入高阻抗状态。这将减缓行中的所有泄漏或交叉效应，从而为在用其它方法不合适的应用中采用本发明产生了充分的视觉暂留。甚至有可能将对于所关联的行由1913产生的所需效应，局部或整体地作为本发明已经揭示的任何并行功能的替换。
在图22中描绘了实践本发明的代表性硬件环境，它示出了依照具有诸如传统微处理器的中央处理单元(CPU)2210的本发明的数据处理系统2213的硬件配置，以及经由系统总线2212相互连接的许多其它单元。数据处理系统2213包括随机访问存储器(RAM)2214、只读存储器(ROM)2216和用于将诸如盘单元2220和带驱动2240的外围器件连接到总线2212的输入/输出适配器2218、用于将键盘2222、鼠标2226和/或诸如触摸屏器件(未示出)之类的其它用户界面器件连接到总线2212的用户界面适配器2222、用于将数据处理系统2213连接到数据处理网络的通信适配器2234以及用于将总线2212连接到显示器件2238的显示适配器2236。显示器件2238可实施在此描述的任何实施例。任何在此描述的显示器包括诸如在图21A和21B中所示的像素。CPU 2210可包括未在此示出的其它电路，它将包括在微处理器内常见的电路，例如，执行电路、总线界面单元、算术逻辑电路等。CPU 2210也可驻留在单个集成电路上。
权利要求
1.一种寻址装置，包括第一组平行的、共面的导电控制线；第二组平行的、共面的导电控制线，其中所述第二组导电控制线相对于所述第一组导电控制线被隔开，其中所述第二组导电控制线的平面平行于所述第一组导电控制线的平面，其中所述第二组导电控制线的控制线垂直于所述第一组导电控制线的控制线；第一选择装置，所述第一选择装置配置成选择性地将串联阻抗施加到所述第一组导电控制线中的一条控制线；以及第二选择装置，所述第二选择装置配置成选择性地将驱动电压施加到第二组导电线的每一导电线。
2.如权利要求1所述的寻址装置，其特征在于，所述第一选择装置被进一步配置成选择性地将所述第一组导电控制线的控制线在低阻抗状态和高阻抗状态之间来回切换。
3.如权利要求2所述的寻址装置，其特征在于，所述第一选择装置还包括行选择定序器，所述行选择定序器配置成在所述第一组导电控制线中依次激活随后的控制线，其中在所述第一组导电控制线中被选择的控制线被置于低阻抗状态，同时在所述第一组导电控制线中未被选择的控制线被置于高阻抗状态；时钟装置，所述时钟装置配置成确定所述被选择的控制线处于所述低阻抗状态的持续时间；以及同步装置，所述同步装置配置成使数据的载入和编码同步到所述时钟装置和所述被选择的控制线，使得所述数据在所述被选择的控制线处于所述低阻抗状态的所述持续时间期间被载入和处理。
4.如权利要求1所述的寻址装置，其特征在于，在所述第一组导电控制线的导电线和所述所述第二组导电控制线的导电线之间重叠的区域被选择性地充电和放电。
5.如权利要求4所述的寻址装置，其特征在于，用于对所述重叠区域选择性地充电和放电的周期足够短，使得激活器件将不会停止工作，而停止工作的器件将不会被激活，其中用于对所述重叠区域选择性地充电和放电的所述周期足够长，使得激活器件将放电到激活阈值之下，而停止工作的器件将充电到超过所述激活阈值。
6.如权利要求1所述的寻址装置，其特征在于，在所述第二组导电控制线中的控制线可以被等分成两个在同一直线上的、共面的并且具有充分的物理间隔以保证它们之间电气绝缘的二等分。
7.如权利要求1所述的寻址装置，其特征在于，在所述第一组导电控制线的控制线和所述第二组导电控制线的控制线之间所产生的场的极性以周期方式被反转。
8.如权利要求7所述的寻址装置，其特征在于，通过驱动来自分压器的一对比较器并使分布在相反极性的适当参考电势两端的控制逻辑信号振荡，用所述周期方式反转所述场的所述极性。
9.如权利要求1所述的寻址装置，其特征在于，从公共信号源在两端驱动所述第一组平行的、共面的导电控制线和所述第二组平行的、共面的导电控制线。
10.如权利要求9所述的寻址装置，其特征在于，对所述第一组平行的、共面的导电控制线施加第一组电压电平，对所述第二组平行的、共面的导电控制线施加第二组电压电平，当所述第二组电压电平中的一个和所述第一组电压电平中的一个之间的差值低于第一阈值时，在所述第一组导电控制线的导电线和所述第二组导电控制线的导电线之间的重叠区域处的激活器件停止工作，当所述第二组电压电平中的一个和所述第一组电压电平中的一个之间的差值小于所述第一阈值时，在所述重叠区域处的激活器件停止工作，当所述第二组电压电平中的一个和所述第一组电压电平中的一个之间的差值超过第二阈值时，在所述重叠区域处的停止工作的器件被激活。
11.如权利要求1所述的寻址装置，其特征在于，所述第一组平行的、共面的导电控制线中的每一导电线由配置成选择性地改变其在整个导电线两端的电阻的材料构成。
12.如权利要求11所述的寻址装置，其特征在于，当在第一和第二导电线之间施加适当的电势差时，所述第一组平行的、共面的导电控制线的所述材料改变其电阻，所述第二导电线在空间上设置在所述第一组平行的、共面的导电控制线中每一导电线的相对侧。
13.如权利要求12所述的寻址装置，其特征在于，所述材料包括掺杂的钙钛矿。
14.一种显示器，包括第一组平行的、共面的导电控制线；第二组平行的、共面的导电控制线，其中所述第二组导电控制线相对于所述第一组导电控制线被隔开，其中所述第二组导电控制线的平面平行于所述第一组导电控制线的平面，其中所述第二组导电控制线的控制线垂直于所述第一组导电控制线的控制线；重叠在所述第一组平行的、共面的导电控制线和所述第二组平行的、共面的导电控制线之间的像素矩阵；耦合到所述像素矩阵的第一选择装置，其中所述第一选择装置配置成选择性地将串联阻抗施加到所述第一组导电控制线的一条控制线；以及耦合到所述像素矩阵的第二选择装置，其中所述第二选择装置配置成选择性地将驱动电压施加到第二组导电线的每一导电线。
15.如权利要求14所述的显示器，其特征在于，所述第一选择装置被进一步配置成选择性地将所述第一组导电控制线的控制线在低阻抗状态和高阻抗状态之间来回切换。
16.如权利要求15所述的显示器，其特征在于，所述第一选择装置还包括行选择定序器，所述行选择定序器配置成在所述第一组导电控制线中依次激活随后的控制线，其中在所述第一组导电控制线中被选择的控制线被置于低阻抗状态，同时在所述第一组导电控制线中未被选择的控制线被置于高阻抗状态；时钟装置，所述时钟装置配置成确定所述被选择的控制线处于所述低阻抗状态的持续时间；以及同步装置，所述同步装置配置成使数据的载入和编码同步到所述时钟装置和所述被选择的控制线，使得所述数据在所述被选择的控制线处于所述低阻抗状态的所述持续时间期间被载入和处理。
17.如权利要求14所述的显示器，其特征在于，在所述第一组导电控制线的导电线和所述所述第二组导电控制线的导电线之间的所述像素矩阵的像素被选择性地充电和放电。
18.如权利要求17所述的显示器，其特征在于，用于对所述像素矩阵的所述像素选择性地充电和放电的周期足够短，使得激活器件将不会停止工作，而停止工作的器件将不会被激活，其中用于对所述像素矩阵的所述像素选择性地充电和放电的所述周期足够长，使得激活器件将放电到激活阈值之下，而停止工作的器件将充电到超过所述激活阈值。
19.如权利要求14所述的显示器，其特征在于，在所述第二组导电控制线中的控制线可以被等分成两个在同一直线上的、共面的并且具有充分的物理间隔以保证它们之间电气绝缘的二等分。
20.如权利要求14所述的显示器，其特征在于，在所述第一组导电控制线的控制线和所述第二组导电控制线的控制线之间产生的场的极性以周期方式被反转。
21.如权利要求20所述的显示器，其特征在于，通过驱动来自分压器的一对比较器并使分布在相反极性的适当参考电势两端的控制逻辑信号振荡，用所述周期方式反转所述场的所述极性。
22.如权利要求14所述的显示器，其特征在于，从公共信号源在两端驱动所述第一组平行的、共面的导电控制线和所述第二组平行的、共面的导电控制线。
23.如权利要求22所述的显示器，其特征在于，对所述第一组平行的、共面的导电控制线施加第一组电压电平，对所述第二组平行的、共面的导电控制线施加第二组电压电平，当所述第二组电压电平中的一个和所述第一组电压电平中的一个之间的差值低于第一阈值时，在所述第一组导电控制线的导电线和所述第二组导电控制线的导电线之间的所述像素矩阵的所述像素处的激活器件停止工作，当所述第二组电压电平中的一个和所述第一组电压电平中的一个之间的差值小于所述第一阈值时，在所述像素矩阵的所述像素处的激活器件停止工作，当所述第二组电压电平中的一个和所述第一组电压电平中的一个之间的差值超过第二阈值时，在所述像素矩阵的所述像素处的停止工作的器件被激活。
24.如权利要求14所述的显示器，其特征在于，所述第一组平行的、共面的导电控制线中的每一导电线由配置成选择性地改变其在整个导电线两端的电阻的材料构成。
25.如权利要求24所述的显示器，其特征在于，当在第一和第二导电线之间施加适当的电势差时，所述第一组平行的、共面的导电控制线的所述材料改变其电阻，所述第二导电线在空间上设置在所述第一组平行的、共面的导电控制线中每一导电线的相对侧。
26.如权利要求25所述的显示器，其特征在于，所述材料包括掺杂的钙钛矿。
27.一种系统，包括处理器；存储器单元；输入装置；显示器；和用于将所述处理器耦合到所述存储器单元、所述输入装置和所述显示器的总线系统；其中所述显示器包括第一组平行的、共面的导电控制线；第二组平行的、共面的导电控制线，其中所述第二组导电控制线相对于所述第一组导电控制线被隔开，其中所述第二组导电控制线的平面平行于所述第一组导电控制线的平面，其中所述第二组导电控制线的控制线垂直于所述第一组导电控制线的控制线；重叠在所述第一组平行的、共面的导电控制线和所述第二组平行的、共面的导电控制线之间的像素矩阵；耦合到所述像素矩阵的第一选择装置，其中所述第一选择装置配置成选择性地将串联阻抗施加到所述第一组导电控制线中的一条控制线；以及耦合到所述像素矩阵的第二选择装置，其中所述第二选择装置配置成选择性地将驱动电压施加到第二组导电线的每一导电线。
28.如权利要求27所述的系统，其特征在于，所述第一选择装置被进一步配置成选择性地将所述第一组导电控制线的控制线在低阻抗状态和高阻抗状态之间来回切换。
29.如权利要求28所述的系统，其特征在于，所述第一选择装置还包括行选择定序器，所述行选择定序器配置成在所述第一组导电控制线中依次激活随后的控制线，其中在所述第一组导电控制线中被选择的控制线被置于低阻抗状态，同时在所述第一组导电控制线中未被选择的控制线被置于高阻抗状态；时钟装置，所述时钟装置配置成确定所述被选择的控制线处于所述低阻抗状态的持续时间；以及同步装置，所述同步装置配置成使数据载入和编码同步到所述时钟装置和所述被选择的控制线，使得所述数据在所述被选择的控制线处于所述低阻抗状态的所述持续时间期间被载入和处理。
30.如权利要求27所述的系统，其特征在于，在所述第一组导电控制线的导电线和所述所述第二组导电控制线的导电线之间的所述像素矩阵的像素被选择性地充电和放电。
31.如权利要求30所述的系统，其特征在于，用于对所述像素矩阵的所述像素选择性地充电和放电的周期足够短，使得激活器件将不会停止工作，而停止工作的器件将不会被激活，其中用于对所述像素矩阵的所述像素选择性地充电和放电的所述周期足够长，使得激活器件将放电到激活阈值之下，而停止工作的器件将充电到超过所述激活阈值。
32.如权利要求27所述的系统，其特征在于，在所述第二组导电控制线中的控制线可以被等分成两个在同一直线上的、共面的并且具有充分的物理间隔以保证它们之间电气绝缘的二等分。
33.如权利要求27所述的系统，其特征在于，在所述第一组导电控制线的控制线和所述第二组导电控制线的控制线之间所产生的场的极性以周期方式被反转。
34.如权利要求33所述的系统，其特征在于，通过驱动来自分压器的一对比较器并使分布在相反极性的适当参考电势两端的控制逻辑信号振荡，用所述周期方式反转所述场的所述极性。
35.如权利要求27所述的系统，其特征在于，从公共信号源在两端驱动所述第一组平行的、共面的导电控制线和所述第二组平行的、共面的导电控制线。
36.如权利要求35所述的系统，其特征在于，对所述第一组平行的、共面的导电控制线施加第一组电压电平，对所述第二组平行的、共面的导电控制线施加第二组电压电平，当所述第二组电压电平中的一个和所述第一组电压电平中的一个之间的差值低于第一阈值时，在所述第一组导电控制线的导电线和所述第二组导电控制线的导电线之间的所述像素矩阵的所述像素处的激活器件停止工作，当所述第二组电压电平中的一个和所述第一组电压电平中的一个之间的差值小于所述第一阈值时，在所述像素矩阵的所述像素处的激活器件停止工作，当所述第二组电压电平中的一个和所述第一组电压电平中的一个之间的差值超过第二阈值时，在所述像素矩阵的所述像素处的停止工作的器件被激活。
37.如权利要求27所述的系统，其特征在于，所述第一组平行的、共面的导电控制线中的每一导电线由配置成选择性地改变其在整个导电线两端的电阻的材料构成。
38.如权利要求37所述的系统，其特征在于，当在第一和第二导电线之间施加适当的电势差时，在所述第一组平行的、共面的导电控制线的所述材料改变其电阻，所述第二导电线在空间上设置在所述第一组平行的、共面的导电控制线中每一导电线的相对侧。
39.如权利要求38所述的系统，其特征在于，所述材料包括掺杂的钙钛矿。
全文摘要
一种用于对X－Y矩阵中的准电容元件进行充电和放电的寻址装置。诸如通过断开和闭合到与较高阻抗串联电阻器(逻辑比特1)并联设置的低阻抗电阻器(逻辑比特0)的路径，寻址装置可被配置成将电阻器－电容器的时间常数在大的值和小的值之间来回切换。当发生这种情形时，可寻址和控制在X－Y矩阵(102)中的元件。X－Y矩阵可由多条“行”和“列”导线构成，其中交叉效应可沿着列和行(100和101)发生。通过使用滞后管理或整体控制沿着行的整个长度的行阻抗，可以减少交叉效应。所产生的控制避免了在执行切换功能的每个矩阵元件处需要有源器件。
文档编号G09G3/34GK1902673SQ200480039767
公开日2007年1月24日 申请日期2004年11月9日 优先权日2003年11月14日
发明者K·德瑞奇斯 申请人:单方图素显示股份有限公司