专利名称：多层实时图像叠加控制器的制作方法
技术领域：
本发明涉及到一种图象信号处理技术，具体涉及到一种基于总线结构可配置的多层实时图像叠加控制器。
背景技术：
当前高分辨率拼墙显示系统的应用越来越广泛，它虽然由多个显示单元构成，但却具有一个超高分辨率的单一逻辑屏，可以显示大量的信息且所有信息都可以在整个显示系统的任意位置显示，所以使用起来非常方便。为了实现这样的功能需要专用的图像处理器进行图像的生成、分割、叠加等信号处理。目前这类图像处理器主要有两大类，一大类是基于工业控制计算机或个人计算机结构，采用多屏图形卡生成一个高分辨率的且被分割的桌面，同时采用信号采集卡，将VIDEO(视频)和RGB(三原色)等信号采集后通过总线传输到图形卡进行显示，这种图像处理器因结构简单价格相对低廉而得到广泛应用，目前市场上出售的多屏图像处理器大部分采用此结构，但这种结构的图像处理器因受总线带宽、CPU的处理能力及结构的限制能同时在桌面上显示的信号的数量较少、实时性较差、图像的质量也较差；另一大类多屏图像处理器没有通用CPU处理结构而是采用专用的纯硬件集中处理结构，所有信号的采集、分配、切割、叠加全部由硬件完成，每种处理过程均由ASIC(Application Specific Integrated Circuit，专用集成电路)或FPGA(FieldProgrammable Gate Array，现场可编程门阵列)完成，这类处理器因受结构和成本的限制，虽然所有信号都能实时显示，且图像质量非常好，但每个单元能同时显示的信号数量较少且固定，整个显示系统能同时显示的信号数量也相对较少。现在需要同时显示的信号的数量越来越多(如公安监控)，且对图像的实时性和质量的要求越来越高，所以对即能同时显示大量信号源，又能保证所有信号均能实时高质量的显示的图像处理器的需求也越来越高。
因此，对现有技术进行改进，提供一种既能同时显示大量信号源，且信号源的类型和数量可配置，又能保证所有信号均能实时高质量的显示且具备图像切割、叠加功能的图形处理器实为必要。
发明内容本发明的目的在于提供一种既能同时显示大量信号源，且信号源的类型和数量可配置，又能保证所有信号均能实时高质量的显示且具备图像切割、叠加功能的多层实时图像叠加控制器，在每个显示单元内放置一个本控制器就可以构成一个分布的既能同时显示大量信号源，又能保证所有信号均能实时高质量显示且为单一逻辑屏的图像处理器。
为了实现上述目的，本发明采用如下技术方案提供一种多层实时图像叠加控制器，其包括核心控制模块、输出模块和多个输入模块(数量可根据需要配置)，该核心控制模块、输出模块和多个输入模块通过信号总线及背板相连接，该核心控制模块产生整个控制器所需要的像素时钟及同步信号，这些信号传递给连接在信号总线上的所有信号处理模块，使所有进入信号总线的图像信号同步。
核心控制模块产生整个控制器所需要的像素时钟及同步信号，这些信号传递给连接在信号总线上的所有信号处理模块，使所有进入信号总线的图像信号同步。在信号总线上可以同时连接多个输入模块(数量可以配置)，核心控制模块内包括有微控制器，该微控制器通过读取每个输入模块的配置信息而获取整个控制器的所有输入通道信息，由这些信息再进行控制端口等硬件资源的分配，从而实现输入通道数和输入信号类型的可任意配置性。核心控制模块同时产生整个控制器所需的叠加控制信号并通过控制总线连接到每个信号通道的总线驱动控制端，进行信号选通，从而保证任意时刻只有一路信号进入信号总线实现叠加显示，进入信号总线的信号经过输出模块内的信号锁存器及信号格式变换器后输出给显示设备显示。
本发明所述的核心控制模块包括系统时钟发生器、同步信号发生器、桌面信号格式化器、桌面信号帧率转换器、关键色(以下用color-key表示)提取器和叠加控制器，以及微控制器。
该系统时钟发生器生成一个所有连接到信号总线上的信号处理模块同步的像素时钟，由它完成所有信号处理模块的同步，这是实现图像叠加的基础，它通过信号总线连接到每一个输入信号通道的处理模块，其频率由输出信号的分辨率决定，如输出符合VESA(Video Electronics StandardsAssociation，视频电子标准协会)标准60Hz刷新率的XGA信号的像素时钟频率为65MHz。
该同步信号发生器在系统时钟的控制下生成输出图像所需的同步信号，它可以配置为主模式或从模式。工作在主模式时，生成整个控制器显示所需的行同步信号(以下用HS表示)、场同步信号(以下用VS表示)、数据有效信号(以下用DE表示)以及用于窗口同步操作所需的命令同步信号(以下用CS表示)，HS、VS、DE和CS信号经过信号总线连接到整个控制器内每一个输入信号通道的处理模块，同时被输出给工作在从模式的控制器；工作在从模式时，接收工作在主模式的控制器输入的同步信号并经过信号总线连接到本控制器内每一个输入信号通道的处理模块。在一个系统中只有一个控制器工作在主模式，其它全部工作在从模式，这样保证整个显示系统全部同步。
桌面信号格式化器将输入的模拟RGB信号、DVI(Digital VisualInterface，数字视频接口)或LVDS(Low Voltage Difierential Signaling，低压差分信号)串行数字信号变成标准LVTTL(Low Voltage TTL)电平的数字RGB信号送到桌面信号帧率转换器，桌面信号帧率转换器在系统时钟和同步信号的控制下完成帧率转换实现与信号总线的同步，实现与信号总线同步后的桌面信号连接到关键色提取器。
该关键色提取器按照命令指定的坐标，在桌面信号的对应位置采集信号三基色信号的数字量，此数字量即为color-key，如果输入桌面信号为数字信号也可以通过命令指定color-key值，桌面的某些区域填充成与color-key相同的颜色，叠加控制器只将桌面信号中与color-key值相同的区域用输入信号窗口替换即可实现将桌面中的某些应用程序窗口浮在其它输入信号窗口的上面。叠加控制器除利用color-key实现将桌面中的某些应用程序窗口浮在其它输入信号窗口的上面之外，还根据命令所指定各输入信号窗口的坐标、宽度和叠层顺序来控制各信号的显示。
控制接口用于与外界进行信号交换，如同步信号和控制命令的传递，外部的控制命令经过控制接口后传递给微控制器，微控制器再协调整个控制器的工作。
该输出模块的信号锁存器将总线输入的数据和同步信号经系统时钟锁存后保持与系统时钟同步，用于克服因数据和同步信号在总线中传输的延迟时间差异而可能引起的彩色噪点问题。信号格式变换器将信号锁存器输出的标准LVTTL电平的数字信号转换成便于传输和显示的模拟RGB信号、DVI信号或LVDS信号。
该多个输入模块，每个模块可以相同，也可以不同，可以任意组合，每个模块可以根据需要支持不同类型和不同数量的输入信号，但每个模块具有相同的基本结构。
每个输入模块可以有多个输入通道，每个输入通道的输入信号类型可以相同，也可以不同，输入信号首先经过输入信号格式化器转换成标准LVTTL电平的数字RGB信号(具体实现手段由输入信号类型决定，如模拟RGB信号需要经过AD变换，VIDEO信号或流媒体信号需要经过解码和去隔行)后送到切割缩放、帧率转换及信号同步化器实现信号的切割缩放、帧率转换及与信号总线的同步，最后送到三态总线驱动器，在叠加控制器所产生的控制信号的控制下传递到信号总线，叠加控制器所产生的控制信号保证任意时刻只有一路信号传递到信号总线，从而实现信号的叠加显示。
每个输入模块中有一个功能识别配置器，它由一片非易失的存储器构成，其中记录有本输入模块所有硬件特征信息，包括本输入模块总共有多少个输入通道，每个输入通道有几个输入端口，每个端口是何种类型的信号等信息。在整个控制器上电初始化期间，核心控制模块内的微控制器通过收集所有插在总线上输入模块中功能识别配置器的信息来获得本控制器的全部输入通道信息，由这些信息来进行控制端口等硬件资源的分配，从而实现输入通道数和输入信号类型的可任意配置性。
每个输入模块中有一个独立的微控制器，负责本输入模块的输入信号处理，包括对输入信号端口的切换及格式的检测，信号格式化处理以及对每个通道切割缩放、帧率转换等的控制，所有这些控制都是在核心控制模块内微控制器的协调下完成的，每个输入模块中有一个独立的微控制器也是实现输入通道数和输入信号类型可任意配置的基础，因为核心控制模块内的微控制器可以脱离对具体信号的控制。
与现有技术相比，本发明具有如下有益效果本发明的优点在于采用纯硬件处理结构，输入通道数和输入信号类型可根据需要任意配置，所有信号均能高质量实时显示，同时所有信号都能在全屏幕范围以任意大小、任意位置、任意顺序以窗口形式叠加显示；采用color-key控制手段桌面应用窗口可以与信号窗口以任意大小、任意位置、任意顺序叠加显示；采用分布式处理结构，不会受结构限制，所以能同时处理和显示大量信号源的图像；采用可配置处理结构，信号数量和类型可以根据需要配置，即增加了应用的灵活性，又可以减少资源浪费，降低成本。
图1是本发明多层实时图像叠加控制器的原理框图；图2为本发明中核心控制模块的原理结构框图；图3为本发明中输入模块的原理框图。
具体实施方式
请参考图1，该多层实时图像叠加控制器，包括核心控制模块1、输出模块2和多个输入模块3a、3b、……3n(数量可根据需要配置)，该核心控制模块1、输出模块2和多个输入模块3a、3b、……3n通过信号总线及背板相连接，该核心控制模块1产生整个控制器所需要的像素时钟及同步信号，这些信号传递给连接在信号总线上的所有信号处理模块3a、3b、……3n，使所有进入信号总线的图像信号同步。
请一并参考图2，系统时钟发生器15生成整个控制器同步的像素时钟，一路送到同步信号发生器17，一路送到关键色提取及叠加控制器12，一路送到桌面信号帧率转换及信号同步化器13，另一路通过总线插座11送到该输入模块3a、3b……3n。系统时钟发生器可以使用晶体振荡器或锁相环等手段实现。
同步信号发生器17在系统时钟发生器15送来的时钟信号的同步下生成输出图像所必须的HS、VS、DE三种同步信号，如果其工作在从模式则其生成的同步信号与从控制接口18送入的外部同步信号保持同步，否则其生成的同步信号通过控制接口18送出对其他控制器进行同步。除此以外同步信号发生器17生成的同步信号一路送到桌面信号帧率转换及信号同步化器13和关键色提取及叠加控制器12，另一路通过总线插座11送到附图1中所示的输入模块3a、3b……3n。同步信号发生器可以使用CPLD(Complex programmablelogic device，复杂可编程逻辑器件)或FPGA实现，在物理上可以与关键色提取及叠加控制器12合并，采用一片FPGA或定制ASIC实现，但逻辑上功能仍然独立。
桌面输入信号首先送到桌面信号格式化器14，桌面信号格式化器主要负责将各种不同类型的桌面输入信号转换成标准LVTTL电平的数字RGB信号，如输入信号是模拟RGB信号则其功能就是完成AD变换，如果输入信号是DVI数字信号则其功能就是完成DVI-RGB转换。经格式化后的桌面信号被送到桌面信号帧率转换及信号同步化器13，桌面信号帧率转换及信号同步化器13具有三帧以上帧缓存，从桌面信号格式化器14送来的经过格式化后的桌面信号被填充到桌面信号帧率转换及信号同步化器13内的帧缓存，同时在系统时钟发生器15送来的时钟及同步信号发生器17送来的同步信号的控制下从桌面信号帧率转换及信号同步化器13的帧缓存中读出桌面数据信号，这样就可以实现桌面信号输入与输出的隔离，完成桌面信号与信号总线的同步。从桌面信号帧率转换及信号同步化器13输出的桌面信号被送到关键色提取及叠加控制器12。桌面信号帧率转换及信号同步化器13可以通过FPGA或ASIC实现。
关键色提取及叠加控制器12是实现各种信号任意叠加显示的执行机构，它完成从桌面信号中提取Color_Key及生成实现所有信号窗口叠加所需要的控制信号。经桌面信号帧率转换及信号同步化器13转换后的桌面信号送入关键色提取器，关键色提取器在微控制器16所设定的Color_Key坐标处采集桌面信号红绿蓝三基色的数字量，此值即为Color_Key，为克服干扰问题还需在Color_Key坐标附近采集多点取平均值及加入容差范围，即实际上Color_Key不是一个精确的值，而是一个区段，只要桌面信号的值在这一区段范围内都认为与Color_Key一致，如果启用了Color_Key功能则桌面信号在一定范围内与Color_Key相吻合的地方会不输出桌面信号，而是输出通过输入模块3a～3n插入的某些信号，只要控制桌面中填充成Color_Key的区域，就可以实现将桌面中的某些应用程序窗口与输入的信号窗口进行任意叠加显示，从而避免信号窗口永远只能浮在桌面窗口之上。
关键色提取器所实现的主要功能是提取Color_Key并配合叠加控制器完成桌面窗口与信号窗口的混叠，而叠加控制器除实现以上功能外，还需要在微控制器16的协调下对其它所有信号窗口的大小、位置、叠层顺序进行控制，保证任意时刻只有一路信号进入信号总线，其实现的原理就如同每一路信号都有一个闸门，任意时刻保证只有一个闸门被打开，叠加控制器就是控制在每个时刻该开哪个闸门，通过这种方式就可以实现信号的任意叠加显示。
微控制器16是本发明的控制中枢，由它完成所有的协调工作，包括对输入模块信息的采集，对控制端口的分配，输入参数的传递，各种窗口参数(包括Color_Key坐标、窗口坐标、叠层顺序等)的配置等等。
该多个输入模块3a、3b……3n数量可以配置，且每个输入模块的功能可能都不同，但每个模块的结构都相同，其结构框图如附图3所示，每个输入模块有1～m个输入通道41、42……4m，通道个数可以配置，每个通道均由输入信号格式化、切割缩放帧率转换信号同步化和三态总线驱动三部分组成。下面以输入通道41为例进行说明，输入信号首先进入输入信号格式化器341，在输入信号格式化器内完成各种输入信号格式到标准LVTTL电平RGB信号格式的转换，其具体实现手段由输入信号的类型决定，如模拟RGB信号通过AD变换实现，VIDEO信号通过VIDEO解码及去隔行器件实现。输入信号经过格式化后送到切割缩放帧率转换信号同步化器，根据设定窗口的大小及位置完成信号的切割缩放，同时完成帧率转换及实现与信号总线的同步，实现方法与桌面信号帧率转换及信号同步化相同，具体实现手段也是FPGA或ASIC。经过切割缩放、帧率转换及信号同步化后再经过三态总线驱动器321送到信号总线，三态总线驱动器321受关键色提取及叠加控制器12所产生的控制信号的控制，从而实现叠加显示，控制信号通过总线插座11，背板及总线插座31相连接。其它输入通道与通道41的工作原理相同。
功能识别配置器35由一片非易失存储器构成，其中记录有本输入模块所有硬件特征信息，包括本输入模块总共有多少个输入通道，每个输入通道有几个输入端口，每个端口是何种类型的信号等信息。
微控制器36主要负责本输入模块各IC初始化配置，并接收核心控制模块内的微控制器16所发送的窗口坐标及输入参数，并由这些参数计算出各IC寄存器对应的值并设置这些寄存器。
所有输入信号经过处理后最终都经过三态总线驱动器驱动后汇集到信号总线，但在关键色提取及叠加控制器12所产生的控制信号的控制下任意时刻只有一路信号经过信号总线被送到输出模块2，输出模块完成输出格式的转换，最终送到显示设备进行显示。根据显示设备的输入接口类型，输出模块可将信号总线送入的信号转换成相应的类型，如果显示设备的输入接口是VGA(video graphics array)类型，则在输出模块2内完成DA转换(数模转换)，如果显示设备的输入接口是DVI类型，则在输出模块2内完成LVTTL到DVI(Digital Visual Interface)信号的转换，这些格式转换都有专用的IC可以实现。
权利要求
1.一种多层实时图像叠加控制器，其特征在于，其包括核心控制模块(1)、输出模块(2)和多个输入模块(3a、3b、......3n)，该核心控制模块(1)、输出模块(2)和多个输入模块(3a、3b、......3n)通过信号总线相连接，该核心控制模块(1)产生整个控制器所需要的像素时钟及同步信号，这些信号传递给连接在信号总线上的所有信号处理模块，使所有进入信号总线的图像信号同步。
2.如权利要求1所述的多层实时图像叠加控制器，其特征在于，该核心控制模块(1)包括系统时钟发生器(15)、同步信号发生器(17)和叠加控制器(12)，该系统时钟发生器(15)生成同步像素时钟，该同步信号发生器(17)在系统时钟的控制下生成输出图像所需的同步信号，该同步信号通过信号总线连接到叠加控制器(12)以及总线上每一个信号处理模块，以控制整个显示系统同步并实现信号叠加显示。
3.如权利要求2所述的多层实时图像叠加控制器，其特征在于，该多个输入模块(3a、3b、......3n)包括切割缩放、帧率转换及信号同步化器(331)，以实现信号的切割缩放、帧率转换及与信号总线的同步，在叠加控制器(12)所产生的控制信号的控制下传递到信号总线。
4.如权利要求2所述的多层实时图像叠加控制器，其特征在于，该核心控制模块(1)进一步包括桌面信号帧率转换器(13)，该桌面信号帧率转换器(13)在系统时钟和同步信号的控制下完成帧率转换、实现与信号总线的同步。
5.如权利要求2所述的多层实时图像叠加控制器，其特征在于，该输出模块(2)包括信号锁存器，该信号锁存器将信号总线输入的数据和同步信号经系统时钟锁存后保持与系统时钟同步。
6.如权利要求5所述的多层实时图像叠加控制器，其特征在于，该输出模块(2)进一步包括信号格式变换器，该信号格式变换器将信号锁存器输出的数字信号转换成显示设备能够接收并显示的信号。
7.如权利要求1所述的多层实时图像叠加控制器，其特征在于，该核心控制模块(1)内包括微控制器(16)，以协调整个控制器的工作。
8.如权利要求1所述的多层实时图像叠加控制器，其特征在于，该核心控制模块(1)包括桌面信号格式化器(14)，该桌面信号格式化器(14)将输入的信号转换成便于处理的数字信号。
9.如权利要求1所述的多层实时图像叠加控制器，其特征在于，该核心控制模块(1)包括关键色提取器，以提供关键色参数值来控制桌面信号的显示。
10.如权利要求1所述的多层实时图像叠加控制器，其特征在于，该每个输入模块(3a、3b、......3n)包括记录有本输入模块所有硬件特征的信息功能识别配置器(35)，核心控制模块(1)内的微控制器通过收集所有插在总线上输入模块(3a、3b、......3n)中功能识别配置器(35)的信息来获得本控制器的全部输入通道信息。
全文摘要
本发明公开了一种多层实时图像叠加控制器，其包括核心控制模块、输出模块和多个输入模块，该核心控制模块、输出模块和多个输入模块通过信号总线及背板相连接，该核心控制模块产生整个控制器所需要的像素时钟及同步信号，这些信号传递给连接在信号总线上的所有信号处理模块，使所有进入信号总线的图像信号同步。本发明采用纯硬件处理结构，输入通道数和输入信号类型可根据需要任意配置，且所有输入信号均能高质量实时显示，同时所有信号都能在全屏幕范围以任意大小、任意位置、任意顺序以窗口形式叠加显示，既增加了应用的灵活性，又可以减少资源浪费，降低成本。
文档编号G09G5/00GK1750108SQ20051003759
公开日2006年3月22日 申请日期2005年9月29日 优先权日2005年9月29日
发明者刘文军, 张军, 向博 申请人:广东威创日新电子有限公司