专利名称：电流驱动电路的制作方法
技术领域：
本发明涉及一种向显示装置等提供驱动电流的电流驱动电路。
背景技术：
图2是以往的电流驱动电路的结构图。
该电流驱动电路用于向电流驱动型显示装置1提供驱动用电流，其具有基准电流生成部10、数字/模拟转换部(以下称为“DA转换部”)20、多个电流锁存部301～30n、以及时序控制部40。
基准电流生成部10生成由基准电压Vref和基准电阻Rref所规定的基准电流Iref，输出与该基准电流Iref对应的偏压VB，由连接在电源电位VDD与节点N1之间的P沟道MOS晶体管(以下称为“PMOS”)11、连接在节点N1与接地电位GND之间的电阻12、以及运算放大器(OP)13构成。向运算放大器13的第1输入侧提供基准电压Vref，第2输入侧连接于节点N1。另外，运算放大器13的输出侧与PMOS11的栅极连接，从该运算放大器13的输出侧输出偏压VB。
DA转换部20输出例如与8比特的显示数据Din的值对应的大小的显示电流SNK，其是由漏极被公共连接于节点N2、而栅极被公共提供偏压VB的8个PMOS210～217，和被连接在这些PMOS210～217的源极与电源电位VDD之间的开关220～227构成的。开关220～227由构成显示数据Din的8比特的信号b0～b7分别进行导通/断开控制。另外，PMOS210～217的量纲(dimension)被设定为在对应的开关220～227导通时，分别流过对基准电流Iref进行了1、2、4、...、128倍加权的电流。由此，与显示数据Din的值Di(其中，i＝1～n)对应地从节点N2输出Di×Iref大小的显示电流SNK。
电流锁存部301～30n全都为同样的构造，例如，如电流锁存部301所示，其具有连接在输出显示电流SNK的DA转换部20的节点N2与该电流锁存部301内的节点N3之间的开关31、和连接在节点N3与节点N4之间的开关32。这些开关31、32由时序控制部40所提供的写入控制信号W1进行导通/断开控制。并且，电流锁存部30具有漏极和栅极与节点N3连接、而源极与接地电位GND连接的N沟道MOS晶体管(以下称为“NMOS”)33，连接在节点N4与接地电位GND之间的电容器34，以及栅极和源极分别与节点N4和接地电位GND连接的NMOS35。而且，NMOS35的漏极与显示装置1的对应的显示行连接，利用流入该NMOS35的驱动电流OUT1驱动显示装置1。
时序控制部40与被提供给DA转换部20的显示数据Din同步地按顺序周期性输出对电流锁存部301～30n的写入控制信号W1、Wn。
接下来对动作进行说明。
在基准电流生成部10中，从运算放大器13的输出侧输出与第1和第2输入侧的电压之差对应的信号，控制PMOS11的导通状态。PMOS11的漏极(即节点N1)的电压反馈回运算放大器13的输入侧，因此最终节点N1的电压成为基准电压Vref。所以，流过PMOS11和电阻12的电流为基准电流Iref，与该基准电流Iref对应的PMOS11的偏压VB提供给DA转换部20。
在DA转换部20中，根据所提供的显示数据Din的值(这里采用D1)控制开关220～227，加权后的电流分别流过与导通了的开关220～227对应的PMOS210～217。由此，与显示数据Din的值D1对应地从DA转换部20的节点N2输出D1×Iref大小的显示电流SNK。
在时序控制部40中，向与当前所提供的显示数据Din对应的1个电流锁存部(这里是301)输出写入控制信号W1。另外，不输出对其它电流锁存部302～30n的写入控制信号W2～Wn。由此，对应的电流锁存部301的开关31、32导通，从DA转换部20输出的显示电流SNK流向NMOS33。与此相对应，也向NMOS35流入与显示电流SNK相同的D1×Iref大小的驱动电流OUT1。另外，电容器34充电至此时的NMOS35的栅极电压。
然后，当显示数据Din变为与下一电流锁存部302对应的值D2时，从时序控制部40输出的写入控制信号W1停止，取而代之输出对电流锁存部302的写入控制信号W2。由此，与下一显示数据Din对应地向电流锁存部302的NMOS35流入D2×Iref大小的驱动电流OUT2。
另一方面，在电流锁存部301中，开关31、32因写入控制信号W1的停止而断开。由此，流向NMOS33的电流消失，但是，由于电容器34被充电至与D1×Iref大小的电流对应的栅极电压，所以，向NMOS35继续流入D1×Iref大小的驱动电流OUT1。
通过同样的动作，使得向各个电流锁存部301～30n的NMOS35分别继续流入与显示数据Din的值D1～Dn对应的驱动电流OUT1～OUTn。
专利文献1JP特开2005-6250号公报然而，上述电流驱动电路存在如下课题。
例如，流向电流锁存部301～30n的驱动电流OUT1～OUTn，根据显示数据Din的值而变化。驱动电流OUT1～OUTn的大小，由在被提供了写入控制信号W1～Wn时充电到各电流锁存部301～30n的电容器34的电压所决定。因此，电容器34的电压在被提供写入控制信号W1～Wn的期间需要变化为与新的驱动电流OUT1～OUTn对应的电压。但是，在图2的电流锁存部301～30n中，不存在用于将电容器34的电荷有效放电的电路。因此，在例如对下一显示数据Din的驱动电流变为0的情况下，无法将电容器34的电荷完全放电，节点N4的电压被保持为NMOS33的阈值电压。因此，在驱动电流OUT1～OUTn较小的区域内电流精度劣化。
另外，进行电流写入所需的时间与要写入的显示电流SNK的大小成反比，所以在显示电流SNK微小的区域，该时间变长，从而结束时间加长。因此，难以实现显示速度的高速化。
发明内容
本发明的目的是提供一种驱动电流精度高、且响应速度快的电流驱动电路。
本发明如下这样构成电流驱动电路，该电流驱动电路根据写入控制信号保持与输入数据的值对应地从显示电流生成单元依次输出的显示电流，并作为驱动电流输出。
即，该电流驱动电路的特征是，具有第1开关，根据第1写入控制信号，使输出显示电流的第1节点与第2节点之间导通/断开；第1晶体管，其漏极和栅极连接于第2节点，源极连接于公共电位；第2开关，根据第2写入控制信号，使第2节点与第3节点之间导通/断开；电容器，连接在第3节点与公共电位之间，保持该第3节点的电位；第2晶体管，连接在第3节点与公共电位之间，由先于第1和第2写入控制信号提供的复位信号使之成为导通状态；和第3晶体管，其栅极和源极分别连接于第3节点和公共电位，从漏极输出驱动电流。
本发明利用由先于第1和第2写入控制信号提供的复位信号使之成为导通状态的第2晶体管，使第3节点与公共电位之间短路。由此，由于将保持第3节点的电位的电容器放电，所以，在由下一写入控制信号使第1和第2开关导通时，能够利用电容器高精度地保持与新的显示电流对应的第3节点的电位，从而可获得驱动电流精度高、且响应速度加快的效果。
图1是表示本发明实施例1的电流驱动电路的结构图。
图2是以往的电流驱动电路的结构图。
图3是表示图1的动作的信号波形图。
图4是表示本发明实施例2的电流驱动电路的结构图。
图5是表示置位电压生成部50的输入输出关系的一例的特性图。
图6是表示图4的动作的信号波形图。
符号说明1-显示装置；10-基准电流生成部；20-DA转换部；30A、30B-电流锁存部；31、32-开关；33、35～37-NMOS；34-电容器；40A、40B-时序控制部；50-置位电压生成部具体实施方式
如果构成为将上述第2晶体管连接在第3节点和与输入数据的值对应地生成的偏置电位之间，由先于写入控制信号提供的置位信号使之成为导通状态，则能够将电容器急速充电至与新的显示电流对应的电压，可进一步提高响应速度。
关于本发明的上述特征以及其它目的和新的特征，通过结合附图对以下的优选实施例的说明，可得到更全面、更明确的理解。其中，附图只是用于解释，而不限定本发明的范围。
图1是表示本发明实施例1的电流驱动电路的结构图，其中，对与图2中的要素相同的要素标记相同的符号。
该电流驱动电路向电流驱动型显示装置1提供驱动用电流，具有与图2同样的作为显示电流生成单元的基准电流生成部10和DA转换部20、在结构上与图2有些不同的多个电流锁存部30A1～30An及时序控制部40A。
基准电流生成部10生成由基准电压Vref和基准电阻Rref所规定的基准电流Iref，输出与该基准电流Iref对应的偏压VB，由连接在电源电位VDD与节点N1之间的PMOS11、连接在节点N1与接地电位GND之间的电阻12、以及运算放大器13构成。向运算放大器13的第1输入侧提供基准电压Vref，第2输入侧连接于节点N1。另外，运算放大器13的输出侧连接于PMOS11的栅极，从该运算放大器13的输出侧输出偏压VB。
DA转换部20输出例如与8比特的显示数据Din的值对应的大小的显示电流SNK，其是由漏极公共连接于节点N2、而栅极被公共提供偏压VB的8个PMOS210～217，和连接在这些PMOS210～217的源极与电源电位VDD之间的开关220～227构成的。开关220～227由构成显示数据Din的8比特的信号b0～b7分别进行导通/断开控制。另外，PMOS210～217的量纲被设定为在对应的开关220～227导通时，分别流过对基准电流Iref进行了1、2、4、...、128倍加权的电流。由此，与显示数据Din的值Di(其中i＝1～n)对应地从节点N2输出Di×Iref大小的显示电流SNK。
电流锁存部30A1～30An全都为同样的构造，例如，如电流锁存部30A1所示，其具有连接在DA转换部20内的节点N2与该电流锁存部30A1内的节点N3之间的开关31、和连接在节点N3与节点N4之间的开关32。这些开关31、32由时序控制部40A提供的写入控制信号SWA1、SWB1，分别进行导通/断开控制。
并且，电流锁存部30A1具有漏极和栅极与节点N3连接、而源极与接地电位GND连接的NMOS33；连接在节点N4与接地电位GND之间的用于保持偏压的电容器34；栅极和源极分别与节点N4和接地电位GND连接的NMOS35；以及连接在节点N4与接地电位GND之间、栅极被提供来自时序控制部40A的复位信号R1的NMOS36。NMOS35的漏极与显示装置1的对应的显示行连接，利用流入该NMOS35的驱动电流OUT1驱动显示装置1。
时序控制部40A与被提供给DA转换部20的显示数据Din同步地周期性输出对电流锁存部30A1～30An的写入控制信号SWA1～SWAn、SWB1～SWBn、以及复位信号R1～Rn。另外，时序控制部40A构成为在即将输出对电路锁存部30Ai(其中，i＝1～n)的写入控制信号SWAi、SWBi之前，对该电流锁存部30Ai输出复位信号Ri。另外，设定为使写入控制信号SWBi先于写入控制信号SWAi停止。
图3是表示图1的动作的信号波形图。以下，参照图3对图1的动作进行说明。
在基准电流生成部10中，如以往那样，生成由基准电压Vref和基准电阻Rref所规定的基准电流Iref，输出与该基准电流Iref对应的偏压VB，并提供给DA转换部20，在DA转换部20中，生成与所提供的显示数据Din的值对应的显示电流SNK，并从节点N2输出。
当根据显示数据Din输出与电流锁存部30A1对应的值D1时，由DA转换部20生成与该值D1对应的显示电流SNK。
另一方面，在显示数据Din为值D1的期间的前半段，从时序控制部40A向电路锁存部30A1输出复位信号R1。此时，不输出写入控制信号SWA1、SWB1，电流锁存部30A1的开关31、32断开。由此，电流锁存部30A1的NMOS36导通，节点N4成为接地电位GND，电容器34被完全放电。另外，流向NMOS35的驱动电流OUT1变为0。
在显示数据Din为值D1的期间的后半段，从时序控制部40A向电流锁存部30A1输出写入控制信号SWA1、SWB1来取代复位信号R1。由此，电流锁存部30A1的NMOS36断开，开关31、32导通，构成基于NMOS33、35的电流镜电路。当从DA转换部20输出的显示电流SNK流向NMOS33时，与此相对应，NMOS35也流入与显示电流SNK相同的I1大小的驱动电流OUT1。另外，电容器34充电至此时的NMOS35的栅极电压。然后，写入控制信号SWB1停止，使开关32断开，接下来，写入控制信号SWA1停止，使开关31断开。
在电路锁存部30A1中，写入控制信号SWA1、SWB1的停止，使得流向NMOS33的电流消失，但是，由于电容器34被充电至与D1×Iref大小的电流对应的栅极电压，所以，向NMOS35继续流入D1×Iref大小的驱动电流OUT1。
然后，在根据显示数据Din输出与电流锁存部30A2对应的值D2时，从DA转换部20生成与该值D2对应的显示电流SNK，在电流锁存部30A2中，进行与上述电流锁存部30A1同样的动作。
通过同样的动作，使得向各个电流锁存部30A1～30An的NMOS35分别继续流入与显示数据Din的值D1～Dn对应的驱动电流OUT1～OUTn。
如上所述，本实施例1的电流驱动电路在各个电流锁存部30A1中设有用于使偏压保持用电容器34放电的NMOS36，并具有在即将进行对这些电流锁存部30i的写入之前，输出用于使电容器34放电的复位信号Ri的时序控制部40A。由此，由于能够在电容器34被完全放电的状态下写入对应于新的驱动电流OUTi的偏压，所以，具有即使在例如对下一显示数据Din的驱动电流为0的情况下，也能够高精度地保持驱动电流的优点。
图4是表示本发明实施例2的电流驱动电路的结构图，对与图1中的要素相同的要素，标记相同的符号。
该电流驱动电路具有与图1同样的基准电流生成部10和DA转换部20、与图1的结构存在一些不同的多个电流锁存部30B1～30Bn以及时序控制部40B、和新设置的置位电压生成部50。
各个电流锁存部30B1～30Bn全都为同样的构造，例如，如电流锁存部30B1所示，其具有连接在DA转换部20内的节点N2与该电流锁存部30B1内的节点N3之间的开关31、和连接在节点N3与节点N4之间的开关32。这些开关31、32由时序控制部40B提供的写入控制信号SWA1、SWB1，分别进行导通/断开控制。
并且，电流锁存部30B1具有漏极和栅极与节点N3连接、而源极与接地电位GND连接的NMOS33；连接在节点N4与接地电位GND之间的电容器34；栅极和源极分别与节点N4和接地电位GND连接的NMOS35；漏极与节点N4连接，栅极被提供来自时序控制部40B的置位信号S1，源极被提供置位电压VST的NMOS37。NMOS35的漏极连接到显示装置1对应的显示行，由流入该NMOS35的驱动电流OUT1驱动显示装置1。
时序控制部40B，不输出图1中的时序控制部40A输出的复位信号R1～Rn，而输出相同时序的置位信号S1～Sn。
另外，置位电压生成部50生成与显示数据Din的值Di对应的置位电压VST，并把其提供给各个电流锁存部30B1～30Bn的NMOS37的源极。该置位电压VST为与对应于显示电流SNK的NMOS35的栅极电压，即偏置电位大致相等的电压，该显示电流SNK与显示数据Din的值Di相对应。
图5是表示置位电压生成部50的输入输出关系的一例的特性图，横轴表示所输入的显示数据Din的值，而纵轴表示输出的置位电压VST的大小。
即，该置位电压生成部50构成为在显示数据Din为值A以下时，置位电压VST被固定为0，在显示数据Din处于值A～值B之间时，置位电压VST以一定斜率增加，在显示数据Din处于值B～值C之间时，置位电压VST以比上述一定斜率大的斜率增加，在显示数据Din在值C以上时，置位电压VST以更大的斜率增加。
这样的置位电压生成部50可通过组合电阻分压器和选择用开关，或组合使用了存储器的转换表和线性DA转换器来构成。
图6是表示图4的动作的信号波形图。下面，参照该图6，说明图4的动作。
在基准电流生成部10中，如以往那样，生成由基准电压Vref和基准电阻Rref规定的基准电流Iref，输出与该基准电流Iref对应的偏压VB，并提供给DA转换部20，在DA转换部20中，生成与所提供的显示数据Din的值对应的显示电流SNK，并从节点N2输出。另外，显示数据Din被提供给置位电压生成部60，由该置位电压生成部60输出与显示数据Din的值对应的置位电压VST。
另一方面，在显示数据Din为值D1的期间的前半段，从时序控制部40B向电路锁存部30B1输出置位信号S1。此时，不输出写入控制信号SWA1、SWB1，电流锁存部30B1的开关31、32断开。由此，电流锁存部30B1的NMOS37导通，节点N4被施加置位电压VST，电容器34被充电至该置位电压VST。由于置位电压VST被设定为与和显示电流SNK(＝I1)对应的NMOS35的偏置电位大致相等的电压，该显示电流SNK与显示数据Din的值D1相对应，所以，向NMOS35流入大致I1大小的驱动电流OUT1。
在显示数据Din为值D1的期间的后半段，从时序控制部40B向电流锁存部30B1输出写入控制信号SWA1、SWB1来取代置位信号S1。由此，电流锁存部30B1的NMOS37断开，开关31、32导通，从DA转换部20输出的显示电流SNK流向NMOS33。与此相对应，也向NMOS35流入与显示电流SNK相同的I1大小的驱动电流OUT1。另外，电容器34被充电至此时的NMOS35的栅极电压。然后，写入控制信号SWB1停止，使开关32断开，接下来，写入控制信号SWA1停止，使开关31断开。
在电路锁存部30B1中，写入控制信号SWA1、SWB1的停止，使得流向NMOS33的电流消失，但是，由于电容器34被充电至与I1(＝D1×Iref)大小的电流对应的栅极电压，所以向NMOS35继续流入D1×Iref大小的驱动电流OUT1。
然后，在根据显示数据Din输出与电流锁存部30B2对应的值D2时，从DA转换部20生成与该值D2对应的显示电流SNK，在电流锁存部30B2中，进行与上述电流锁存部30B1同样的动作。
通过同样的动作，使得向各个电流锁存部30B1～30Bn的NMOS35分别继续流入与显示数据Din的值D1～Dn对应的驱动电流OUT1～OUTn。
如上所述，本实施例2的电流驱动电路，设有生成与NMOS35的栅极电压大致相等的置位电压VST的置位电压生成部50，该NMOS35的栅极电压与显示电流SNK相对应，该显示电流SNK与显示数据Din相对应，并且，在各个电流锁存部30B1～30Bn中，设有用于根据时序控制部40B提供的置位信号Si将偏压保持用电容器34充电到置位电压VST的NMOS37。由此，不仅具有与实施例1同样的优点，而且还具有可提高响应速度的优点。
另外，本发明不限于上述的实施例，还可以进行各种变形。作为变形例，例如有如下各种。
(1)从时序控制部40A、40B输出的写入控制信号SWAi、SWBi、复位信号Ri以及置位信号Si的时序，不限于图3和图6所示的示例。例如，在图1的电流驱动电路中，如果构成为在显示数据Din为值D1的时刻，事先输出对下一电流锁存部30A2的复位信号R2，则可进一步提高响应速度。
(2)置位电压生成部50的输入输出特性不限于图5所示的示例。例如，也可以输出相对于显示数据Din呈台阶状变化的置位电压VST，或输出一定的值。
(3)电流锁存部30A、30B虽然是通过吸入驱动电流OUT来驱动显示装置1的电路，但同样可适用于向显示装置侧提供驱动电流的电路。
权利要求
1.一种电流驱动电路，根据写入控制信号，保持与输入数据的值对应地从显示电流生成单元依次输出的显示电流，并作为驱动电流输出，其特征在于，具有第1开关，根据第1写入控制信号，使输出上述显示电流的第1节点与第2节点之间导通/断开；第1晶体管，其漏极和栅极连接于上述第2节点，源极连接于公共电位；第2开关，根据第2写入控制信号，使上述第2节点与第3节点之间导通/断开；电容器，连接在上述第3节点与上述公共电位之间，保持该第3节点的电位；第2晶体管，连接在上述第3节点与上述公共电位之间，由先于上述第1和第2写入控制信号提供的复位信号使之成为导通状态；和第3晶体管，其栅极和源极分别连接于上述第3节点和上述公共电位，从漏极输出上述驱动电流。
2.一种电流驱动电路，根据写入控制信号，保持与输入数据的值对应地从显示电流生成单元依次输出的显示电流，并作为驱动电流输出，其特征在于，具有第1开关，根据第1写入控制信号，使输出上述显示电流的第1节点与第2节点之间导通/断开；第1晶体管，其漏极和栅极连接于上述第2节点，源极连接于公共电位；第2开关，根据第2写入控制信号，使上述第2节点与第3节点之间导通/断开；电容器，连接在上述第3节点与上述公共电位之间，保持该第3节点的电位；第2晶体管，连接在上述第3节点和与上述输入数据的值对应地生成的偏置电位之间，由先于上述第1和第2写入控制信号提供的置位信号使之成为导通状态；和第3晶体管，其栅极和源极分别连接于上述第3节点和上述公共电位，从漏极输出上述驱动电流。
全文摘要
本发明提供一种驱动电流精度高、响应速度快的电流驱动电路。其中，由DA转换部根据显示数据(Din)生成显示电流(SNK)。从时序控制部(40A)向与该显示数据(Din)对应的电流锁存部(30A
文档编号G09G3/20GK101034541SQ200710002420
公开日2007年9月12日 申请日期2007年1月17日 优先权日2006年3月7日
发明者古市宗司 申请人:冲电气工业株式会社