专利名称：一种用于硅基液晶显示器件的帧存储像素电路的制作方法
技术领域：
本发明涉及硅基液晶微显示器件(Liquid Crystal on Silicon, LCoS) 技术领域，尤其涉及一种用于硅基液晶显示器件的帧存储像素电路。
背景技术：
微显示系统是一种平板显示技术，其核心是把显示电视图像或者计算 机图像的全部像素集成到一块集成电路上，通常的尺寸为对角线小于3in (7.62cm )。主要用于可视耳机(video headsets )，头盔显示器 (helmet-mounted displays),穿戴式计算机(wearable computers),数码相 机(digital camera)和便携式摄像机(camcorder)的取景器等。硅基液晶技术是微显示技术的一种实现方式，其基本结构为在CMOS 硅芯片上灌装传统的液晶材料。由于微显示芯片面积的限制， 一般微显示 芯片采用彩色时序的方法实现彩色化。为了提高显示对比度，延长光源照射时间，越来越多的LCoS器件采 用帧存储像素结构。帧存储结构可以先将整帧数据预存储在电容中，读信 号使预存储内容一次性读入像素电容进行显示，预存储时间与上一帧显示 时间重合，因此延长了光照时间，而且可以降低对数据驱动器的速度要求， 降低了器件设计与制造的难度。如图1和图2所示，图1为目前第一种帧存储像素电路的结构图，图 2为目前第二种帧存储像素电路的结构图。图1和图2中像素电容的充放 电通过不同的晶体管，像素电路结构比较复杂，走线复杂，寄生效应影响 电路的性能。发明内容(一) 要解决的技术问题 针对现有技术像素电容充放电通过不同的晶体管，电路结构复杂，走线复杂，寄生现象影响电路的性能的缺点，本发明的目的是提供一种电荷 保持率高、电路结构简单的用于硅基液晶显示器件的帧存储像素电路。(二) 技术方案为达到上述目的，本发明的技术方案是这样实现的一种用于硅基液晶显示器件的帧存储像素电路，该电路包括预存储电 路和像素电容充放电电路；所述预存储电路包括第一晶体管M1和预存储电容C1，所述第一晶体 管M1的漏极接收数据信号，栅极外接写信号，控制对预存储电容C1的 写操作，源极与预存储电容Cl 一端连接，同时源极还与第二晶体管M2 的栅极连接，预存储电容C1另一端接地；所述像素电容充放电电路包括第二晶体管M2、第三晶体管M3和像 素电容C2;所述第二晶体管M2的源极与第三晶体管M3的漏极连接，第 二晶体管M2的漏极接收充放电控制信号，控制对像素电容C2的充放电;所述第三晶体管M3的源极与像素电容C2连接，栅极接收读信号，控制 对像素电容C2的写操作。所述第一晶体管Ml、第二晶体管M2、第三晶体管M3为NMOS晶 体管。所述数据信号采用逐行扫描方式预存储在预存储电容Cl中，当数据 信号全部写入各像素预存储电容C1后，所述读信号变为高电平，第三晶 体管M3开启，随后充放电控制信号变为低电平，对像素电容C2进行放 电，放电后即变成高电平，对像素电容C2进行充电；充电完成后，读信 号变为低电平，第三晶体管M3关断，像素电容C2与第二晶体管M2之 间由第三晶体管M3隔离，进入像素电压保持期。(三)有益效果 从上述技术方案可以看出，本发明具有以下有益效果 本发明提供的这种用于硅基液晶显示器件的帧存储像素电路，通过利 用第二晶体管作为通道，对像素电容进行充电和放电的操作，取消了以往 像素电路单独使用一个接地的晶体管对像素电容进行放电的做法，减少了 使用晶体管的个数，简化了电路结构，降低了走线的复杂程度，提高了电 路的性能。
图1为目前第一种帧存储像素电路的结构图； 图2为目前第二种帧存储像素电路的结构图。图3为本发明提供的用于硅基液晶显示器件的帧存储像素电路的结构图；图4是本发明提供的用于硅基液晶显示器件的帧存储像素电路信号时 序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。如图3所示，图3为本发明提供的用于硅基液晶显示器件的帧存储像 素电路的结构图。该电路包括预存储电路和像素电容充放电电路，数据信 号1连接在第一晶体管Ml的漏极，写信号2连接在第一晶体管Ml的栅 极，读信号3连接在第三晶体管M3的栅极，充放电控制信号4连接在第 二晶体管M2的漏极。所述预存储电路包括第一晶体管Ml和预存储电容Cl，所述第一晶体 管M1的漏极接收数据信号，栅极外接写信号，控制对预存储电容C1的 写操作，源极与预存储电容Cl 一端连接，同时源极还与第二晶体管M2 的栅极连接，预存储电容C1另一端接地；所述像素电容充放电电路包括 第二晶体管M2、第三晶体管M3和像素电容C2;所述第二晶体管M2的 源极与第三晶体管M3的漏极连接，第二晶体管M2的漏极接收充放电控 制信号，控制对像素电容C2的充放电；所述第三晶体管M3的源极与像 素电容C2连接，栅极接收读信号，控制对像素电容C2的写操作。所述第一晶体管M1、第二晶体管M2、第三晶体管M3 —般可以采用NMOS晶体管，所述预存储电容C1、像素电容C2由像素电压误差容许值 决定。为了降低写控制信号的电压，可使用传输门作为信号传输通道代替第一晶体管M1。在帧存储像素电路中， 一帧时间分为三段，包括写数据到预存储电容Cl (预存储时间)、读数据到像素电容C2 (读数据)、液晶反应时间和光 源照明时间，且预存储时间和光源闪亮时间部分重合。数据信号l采取逐 行扫描方式预存储在预存储电容Cl中，待全屏数据(数据信号)全部写 入各像素预存储电容C1后，读信号3变为高电平，第三晶体管M3开启， 随后充放电控制信号4变为低电平，对像素电容C2进行放电，放电后即 变成高电平，对像素电容进行充电。充电完成后，读信号3变为低电平， 第三晶体管M3关断，像素电容C2与第二晶体管M2之间由第三晶体管 M3隔离，进入像素电压保持期。本发明提供的像素电容C2通过同一个晶体管(即第二晶体管M2)进 行充电和放电，第二晶体管M2的漏极连接充放电控制信号，第三晶体管 M3开启时，当充放电控制信号为低电平时像素电容C2放电，像素电容 C2放电之后控制信号变为高电平，将预存储电容C1中存储的显示信号读 入显示像素，当第三晶体管M3关断之后，像素电容C2处于保持阶段。 本发明通过第二晶体管M2作为通道，对像素电容进行充电和放电的操作， 取消了以往像素电路单独使用一个接地的晶体管对像素电容进行放电的 做法，减少了使用晶体管的个数，简化了电路结构，降低了走线的复杂程 度，提高了电路的性能。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1. 一种用于硅基液晶显示器件的帧存储像素电路，其特征在于，该电路包括预存储电路和像素电容充放电电路；所述预存储电路包括第一晶体管(M1)和预存储电容(C1)，所述第一晶体管(M1)的漏极接收数据信号，栅极外接写信号，控制对预存储电容(C1)的写操作，源极与预存储电容(C1)一端连接，同时源极还与第二晶体管(M2)的栅极连接，预存储电容(C1)另一端接地；所述像素电容充放电电路包括第二晶体管(M2)、第三晶体管(M3)和像素电容(C2)；所述第二晶体管(M2)的源极与第三晶体管(M3)的漏极连接，第二晶体管(M2)的漏极接收充放电控制信号，控制对像素电容(C2)的充放电；所述第三晶体管(M3)的源极与像素电容(C2)连接，栅极接收读信号，控制对像素电容(C2)的写操作。
2、 根据权利要求1所述的用于硅基液晶显示器件的帧存储像素电路， 其特征在于，所述第一晶体管(MO、第二晶体管(M2)、第三晶体管(M3) 为NMOS晶体管。
3、 根据权利要求1所述的用于硅基液晶显示器件的帧存储像素电路， 其特征在于，所述数据信号采用逐行扫描方式预存储在预存储电容(Cl) 中，当数据信号全部写入各像素预存储电容(Cl)后，所述读信号变为高 电平，第三晶体管(M3)开启，随后充放电控制信号变为低电平，对像 素电容(C2)进行放电，放电后即变成高电平，对像素电容(C2)进行充 电；充电完成后，读信号变为低电平，第三晶体管(M3)关断，像素电容(C2)与第二晶体管(M2)之间由第三晶体管(M3)隔离，进入像素 电压保持期。
全文摘要
本发明公开了一种用于硅基液晶显示器件的帧存储像素电路，该电路包括预存储电路和像素电容充放电电路；所述预存储电路包括第一晶体管和预存储电容，第一晶体管的漏极接收数据信号，栅极外接写信号，源极与预存储电容一端及第二晶体管的栅极连接，预存储电容另一端接地；像素电容充放电电路包括第二晶体管、第三晶体管和像素电容；第二晶体管的源极与第三晶体管的漏极连接，第二晶体管的漏极接收充放电控制信号；第三晶体管的源极与像素电容连接，栅极接收读信号。利用本发明，取消了以往像素电路由专门晶体管对像素电容放电的做法，减少了使用晶体管的个数，简化了电路结构，降低了走线的复杂程度。
文档编号G09G3/20GK101276555SQ20071006487
公开日2008年10月1日 申请日期2007年3月28日 优先权日2007年3月28日
发明者寰 杜, 韩郑生, 苒 黄 申请人:中国科学院微电子研究所