专利名称：显示面板的制作方法
技术领域：
本发明是有关于一种显示面板，且特别是有关于一种使各分支储 存电极线所接收的电压实质上相同的显示面板。
背景技术：
请参照图1，其绘示是为第一种画素的等效电路图。画素160包 括薄膜晶体管Ql、液晶电容Ck及储存电容Cst。薄膜晶体管Ql的控 制端是耦接至扫描线230，而薄膜晶体管Ql的第一端耦接至数据线 240。薄膜晶体管Ql的第二端是耦接至液晶电容C^及储存电容Cst的 第一端，而液晶电容C^及储存电容Cst的第二端分别接收电压V^m。请参照图2，其绘示是为第二种画素的等效电路图。画素260包 括薄膜晶体管Ql、液晶电容C^及储存电容Cst。薄膜晶体管Ql的控 制端是耦接至扫描线230，而薄膜晶体管Ql的第一端耦接至数据线 240。薄膜晶体管Ql的第二端是耦接至液晶电容Ck及储存电容Cst的 第一端。液晶电容C^的第二端接收电压V。。m，而储存电容Cst的第二 端接收电压Vst。请参照图3，其绘示是为传统显示面板的示意图。具有接垫212 及接垫214的可挠性电路板120是设置于基板220的一侧，且用以配 置数据驱动器(未绘示)。数据驱动器通过接垫214及数据线240输 出画素数据至各行画素260，而扫描线230用以依序致能各列画素 260。电压Vst是由数据驱动器通过接垫212输出至主储存电极线252， 并经由分支储存电极线250(1)至250 (n)将电压V^传递至各行画素 260，其中n是不为零的正整数。主储存电极线252的一端是连接至接垫212以接收数据驱动器所输出的电压Vst。分支储存电极线250 (1)至250 (n)的一端分别耦接至 主储存电极线252，且其耦接位置分别为A(l)至A(n)。接垫212与耦 接位置A(l)至A(n)之间依序形成传输路径长度Ll至Ln。由于数据驱 动器是经接垫212输出电压Vst，故耦接位置A(l)与数据驱动器之间 的传输路径长度即为Ll，而耦接位置A(2)与数据驱动器之间的传输 路径长度即为(Ll + L2)，以此类推。然而，当传输路径长度不同时，耦接位置A(l)至A(n)与数据驱动 器之间的阻值即不相同。换言之，分支储存电极线250 (1)至250 (n) 与数据驱动器110之间的阻值亦不相同。所以，分支储存电极线250 (1) 至250 (n)所接收的电压Vst将随耦接位置的不同而改变。发明内容本发明有关于一种使各分支储存电极线所接收的电压实质上相同 的显示面板。显示面板的各分支储存电极线是经补偿单元与主储存电 极线电性连接，使得各分支储存电极线与数据驱动器之间的阻值实质 上相等。根据本发明，提出一种显示面板。显示面板包括主储存电极线、 第一接触孔组、第二接触孔组、第一分支储存电极线及第二分支储存 电极线。主储存电极线的一端是耦接至数据驱动器，而第一接触孔组 及第二接触孔组分别具有第一总开口面积及第二总开口面积。第一分 支储存电极线及第二分支储存电极线的一端分别经第一接触孔组及第 二接触孔组耦接至主储存电极线，且第一总开口面积及第二总开口面 积恰使得第一分支储存电极线及第二分支储存电极线与数据驱动器之 间的阻值实质上相等。根据本发明，提出一种显示面板。显示面板包括主储存电极线、 第一分支储存电极线、第二分支储存电极线、第一接触孔组、第二接 触孔组、第一补偿线及第二补偿线。主储存电极线的一端是耦接至数 据驱动器。第一补偿线及第二补偿线的一端是分别经第一接触孔组及 第二接触孔组耦接至主储存电极线，第一补偿线及第二补偿线的另一 端是分别耦接至第一分支储存电极线及第二分支储存电极线的一端，使得第一分支储存电极线及第二分支储存电极线与数据驱动器之间的 阻值实质上相等。根据本发明，提出一种显示面板。显示面板包括主储存电极线、 传输线路及分支储存电极线。主储存电极线的一端是耦接至数据驱动 器，而传输线路具有一网状结构，且耦接至主储存电极线。分支储存 电极线的一端是经传输线路及主储存电极线电性连接至数据驱动器， 且分支储存电极线与数据驱动器之间的最短路径长度是实质上相等。根据本发明，提出一种显示面板。显示面板包括主储存电极线、 补偿单元及分支储存电极线。主储存电极线的一端是耦接至数据驱动 器，而补偿单元是耦接至主储存电极线。分支储存电极线的一端是经 补偿单元及主储存电极线电性连接至数据驱动器，使得分支储存电极 线与数据驱动器之间的阻值是实质上相等。
为让本发明的上述内容能更明显易懂，下面特举一较佳实施例， 并配合所附图式，作详细说明如下。图1绘示为第一种画素的等效电路图。图2绘示为第二种画素的等效电路图。 图3绘示为传统显示面板的示意图。图4绘示为补偿单元、数据驱动器、分支储存电极线及主储存电极线的方块示意图。图5绘示为具有补偿部的显示面板的示意图。图6绘示为第一实施例之一部分示意图。 图7绘示为图6中沿7-7剖面线的示意图。 图8绘示为图6中沿8-8剖面线的示意图。 图9绘示是为图6的等效电路图。 图IO绘示为第一实施例之二部分示意图。 图11绘示为第二实施例之一部分示意图。 图12绘示为第二实施例之二部分示意图。 图13绘示为第三实施例之一部分示意图。图14绘示为第三实施例之二部分示意图。图中主要元件符号说明如下-27(1)、 27(2):接触孔组 50:补偿单元110:数据驱动器 120:可挠性电路板 212、 214:接垫 220:基板 230:扫描线 240:数据线 242:数据扇出线250(1) 250 (n):分支储存电极线251、 253:绝缘层252:主储存电极线160、 260:画素270 U) 270 (4):接触孔272 (1)、 272 (2):透明电极310、 310(1)、 310(2):补偿线410、 450:传输线路420(a) 420(e):水平走线430 (a) 420 (e):垂直走线510(1) 510(n):补偿部A(l) A(n)、 B(l) B(n):耦接位置Ll、 L2、 L3、 Ln、 Ll， 、 L2， 、 L3' 、 Ln，传输路径长度 Ql:薄膜晶体管 Clt;:液晶电容 Cst:储存电容Rl、 Rl' 、 R2、 R2':电阻 Vst:电压具体实施方式
为了避免各分支储存电极线与数据驱动器之间的阻值不同，造成各分支储存电极线所接收的电压v"不同。下述各实施例中的分支储存电极线是经补偿单元与主储存电极线电性连接，使得各分支储存电极线所接收的电压Vst实质上相等。请参照图4，其绘示是为补偿单元、数据驱动器、分支储存电极 线及主储存电极线的方块示意图。电压V"是由数据驱动器110所提 供，且主储存电极线252的一端是连接至数据驱动器110。分支储存 电极线250 (1)至250 (n)的一端分别耦接至补偿单元50，并经补偿单 元50与主储存电极线252电性连接，使得分支储存电极线250(1)至 250(n)所接收的电压V"实质上相等。第一实施例请参照图5，其绘示是为具有补偿部的显示面板的示意图。具有 接垫212及接垫214的可挠性电路板120是设置于基板220的一侧， 且用以配置数据驱动器110 (如图4绘示)。数据驱动器110通过接 垫214及数据线240输出画素数据至各行画素260，而扫描线230用 以依序致能各列画素260。各行画素260的储存电容Cst的第二端(如图2绘示)分别与分 支储存电极线250 (1)至250 (n)耦接，且各行画素260的薄膜晶体管Ql 的第一端耦接至数据线240 (如图2绘示)。图4所绘示的补偿单元50于图5中是为补偿部510(1)至510(n)， 其中n是不为零的正整数。分支储存电极线250 (1)至250 (n)的一端 分别经由补偿部510(1)至510(n)耦接至主储存电极线252，且补偿部 510(1)至510(n)与主储存电极线252的耦接位置分别为B(l)至B (n)。 数据驱动器110输出的电压Vst通过接垫212输出至主储存电极线 252，并经由分支储存电极线250 (1)至250 (n)传递至传递至各行画素 260。接垫212与耦接位置B(l)至B(n)之间，依序形成传输路径长度Ll，至Ln'。由于数据驱动器110是经接垫212输出电压Vst，故耦 接位置B(l)与数据驱动器110之间的传输路径长度即为LI'，而耦 接位置B(2)与数据驱动器110之间的传输路径长度即为(Ll' + L2')，耦接位置B(3)与数据驱动器110之间的传输路径长度即为(Ll' + L2， +L3')，以此类推。虽然耦接位置B(l)至B(n)与数据驱动器110之间的传输路径长度 不同，但分支储存电极线250 (1)至250 (n)的一端通过补偿部510(1) 至510(n)耦接至主储存电极线252，将使得分支储存电极线250 (1)至 250(n)所接fe的电压V"实质上相等。请参照图6，其绘示是为第一实施例之一部分示意图。前述的补 偿部例如分别为接触孔及透明电极。为方便说明起见，下述第一实施 例是以两个补偿部及两条分支储存电极线为例说明，但并不局限本发 明的申请专利范围，本发明亦可应用更多补偿部与更多分支储存电极 线耦接，使得各分支储存电极线所接收的电压V"趋于一致。电压Vst是由数据驱动器110所提供，且主储存电极线252的一 端是连接至数据驱动器110。分支储存电极线250 (1)的一端是经接触 孔组27(1)及透明电极272 (1)耦接至主储存电极线252，且接触孔组 27(1)与主储存电极线252的耦接位置是为B(l)。而分支储存电极线 250 (2)的一端是经接触孔组27(2)及透明电极272 (2)耦接至主储存电 极线252，且接触孔组27(2)与主储存电极线252的耦接位置是为 B(2)。其中，耦接位置B(l)与数据驱动器110之间的传输路径长度是 为Ll'，而耦接位置B(2)与数据驱动器110之间的传输路径长度是 为(Ll， +L2，)。接触孔组27(1)包括接触孔270 (1)及270 (2)，且接触孔270 (1)及 270 (2)的开口面积总和即为接触孔组27(1)的总开口面积。而接触孔 组27(2)包括接触孔270 (3)及270 (4)，且接触孔270(3)及270 (4)的 开口面积总和即为接触孔组27 (2)的总开口面积。为了避免传输路径长度不同，造成分支储存电极线250 (1)及250 (2) 所接收的V"不一致，接触孔组27(2)的总开口面积需大于接触孔组 27(1)，使得分支储存电极线250 (1)及250 (2)至数据驱动器110的阻值实质上相等。换言之，由于传输路径长度(L1， +L2，)大于传输路 径长度Ll'，所以接触孔270 (3)及270(4)的开口面积需对应地大于 接触孔270(1)及270 (2)，使得分支储存电极线250 (1)及250 (2)至数 据驱动器110的阻值实质上相等。由于分支储存电极线250(1)及250 (2)至数据驱动器110的阻值实 质上相等，所以，分支储存电极线250 (1)至250 (n)所接收的电压Vst 将实质上相等。请参照图7，其绘示是为图6中沿7-7剖面线的示意图。主储存 电极线252是设置于基板220的上方，且绝缘层251是设置于主储存 电极线252的上方。分支储存电极线250 (1)是设置于部份绝缘层251 的上方，而绝缘层253是设置于分支储存电极线250 (1)及部份绝缘层 251的上方。接触孔270 (1)及270 (2)分别具有开口面积Al及A2,以分别暴露 主储存电极线252及分支储存电极线250 (1),且开口面积Al及A2的 大小是根据图8的传输路径长度Ll'而得。透明电极272 (1)是设置于接触孔270(1)及270 (2)上方，使得分 支储存电极线250 (1)经接触孔270 (2)、透明电极272 (1)及接触孔 270 (1)电性连接至主储存电极线252。请参照图8，其绘示是为图6中沿8-8剖面线的示意图。主储存 电极线252是设置于基板220的上方，且绝缘层251是设置于主储存 电极线252的上方。分支储存电极线250(2)是设置于部份绝缘层251 的上方，而绝缘层253是设置于分支储存电极线250 (2)及部份绝缘层 251的上方。接触孔280(3)及接触孔280(4)分别具有开口面积A3及A4，以暴 露主储存电极线252及分支储存电极线250 (2)，且开口面积A3及A4 的大小是根据图8的传输路径长度(L1' +L2')而得。因为接触孔的 开口面积大表示电阻值较低，故接触孔270 (3)及270 (4)的开口面积 即需相对地大于接触孔270 (1)及270 (2)，使得分支储存电极线250 (1) 及250 (2)至数据驱动器110的阻值实质上相等。透明电极272 (2)是设置于接触孔270 (3)及270 (4)上方，使得分支储存电极线250(2)经接触孔270 (4)、透明电极272 (2)及接触孔 270 (3)电性连接至主储存电极线252。请参照图9，其绘示是为图6的等效电路图。数据驱动器110与 透明电极272 (1)之间形成电阻Rl，且透明电极272 (1)与分支储存电 极线250 (1)之间形成电阻Rl'。而透明电极272 (1)与透明电极272 (2) 之间是形成电阻R2，且透明电极272 (2)与分支储存电极线250 (2)之 间形成电阻R2'。第一实施例根据数据驱动器110与各耦接位置之间的传输路径长 度大小，决定接触孔270(1)至270(4)(如图5所示)的开口面积， 使得(R1 + R1，)等于(R1 + R2+R1，)。换言之，因为接触孔的开口面 积大表示电阻值较低，所以接触孔270 (3)及270 (4)的开口面积需大 于接触孔270 (1)及270 (2)，使得分支储存电极线250 (1)及250 (2)至 数据驱动器110的阻值实质上相等。由于分支储存电极线250 (1)及250(2)至数据驱动器110的阻值实 质上相等，所以，分支储存电极线250(1)至250 (2)所接收的电压Vst 将实质上相等。请参照图10，其绘示是为第一实施例之二的部分示意图。此外， 当各接触孔的开口面积相同时，亦可根据各耦接位置与数据驱动器110 之间的传输路径长度，调整各接触孔组的接触孔个数，使得各分支储 存电极线至数据驱动器110的阻值实质上相等。如图10所示，耦接位置B(l)与数据驱动器110之间的传输路径 长度是为Ll'，而耦接位置B(2)与数据驱动器110之间的传输路径 长度是为(L1' +L2')。接触孔组27(1)包括Ml个接触孔270 (1)及 270 (2)，而接触孔组27(2)包括M2个接触孔270 (3)及270 (4)。接触 孔个数Ml及M2是不为零的正整数，且接触孔个数Ml的多寡取决于 传输路径长度Ll'，而接触孔个数M2的多寡取决于传输路径长度(Ll' + L2，)。换言之，由于接触孔个数越多表示电阻值较低，所以接触孔个数 M2需对应地大于接触孔个数Ml，使得分支储存电极线250(1)及250 (2) 至数据驱动器110的阻值实质上相等。由于分支储存电极线250 (1)及250 (2)至数据驱动器110的阻值实 质上相等，所以，分支储存电极线250(1)至250 (2)所接收的电压Vst 将实质上相等。此外，亦可同时藉由控制各接触孔组的接触孔个数与其接触孔面 积大小，使得各分支储存电极线至数据驱动器110的阻值实质上相等。第二实施例图7绘示的补偿部510(1)至510(n)例如分别为补偿线。为方便说 明起见，下述第二实施例是以两条补偿线及两条分支储存电极线为例 说明，但并不局限本发明的申请专利范围，本发明亦可应用更多补偿 线与更多分支储存电极线耦接，使得各分支储存电极线所接收的电压 Vst趋于一致。请参照图ll，其绘示是为第二实施例之一的部分示意图。电压V" 是由数据驱动器110所提供，且主储存电极线252的一端是连接至数 据驱动器110。补偿线310(1)的一端是经接触孔组27(1)及透明电极 272 (1)耦接至主储存电极线252，且补偿线310(1)的另一端耦接至分 支储存电极线250 (1)的一端。而补偿线310(2)的一端是经接触孔组 27(2)及透明电极272 (2)耦接至主储存电极线252,且补偿线310(2) 的另一端耦接至分支储存电极线250 (2)的一端。接触孔组27(1)还包括接触孔270 (1)及270 (2)，且接触孔组27(1) 与主储存电极线252的耦接位置是为B(l)。而接触孔组27(2)包括接 触孔270(3)及270 (4)，且接触孔组27(2)与主储存电极线252的耦接 位置是为B(2)。补偿线310(1)的走线长度取决于耦接位置B(l)与数据驱动器110 之间的传输路径长度Ll'。而补偿线310(2)的走线长度取决于耦接 位置B(2)与数据驱动器110之间的传输路径长度(L1' +L2')。因为传输线的走线长度越短表示电阻值较低，故补偿线310(2)的 走线长度需相对地短于补偿线310(1)，使得分支储存电极线250 (1) 及250 (2)至数据驱动器110的阻值实质上相等。由于分支储存电极线250(1)及250 (2)至数据驱动器110的阻值实质上相等，所以，分支储存电极线250 (1)至250 (2)所接收的电压Vst 将实质上相等。请参照图12，其绘示是为第二实施例的第二种部分示意图。此外， 亦可根据各耦接位置与数据驱动器110之间的传输路径长度，调整各 补偿线的走线宽度，使得各分支储存电极线至数据驱动器110的阻值 实质上相等。如图12所示，耦接位置B(l)与数据驱动器110之间的传输路径 长度是为Ll'，而耦接位置B(2)与数据驱动器110之间的传输路径 长度是为(L1' +L2')。补偿线310(1)的走线宽度取决于传输路径长度Ll'，而补偿线310(2)的走线宽度取决于传输路径长度(L1' + L2，)。因为传输线的走线宽度越大表示电阻值较低，故补偿线310(2)的 走线宽度需相对地大于补偿线310(1)，使得分支储存电极线250 (1) 及250 (2)至数据驱动器110的阻值实质上相等。由于分支储存电极线250 (1)及250 (2)至数据驱动器110的阻值实 质上相等，所以，分支储存电极线250 (1)至250 (2)所接收的电压Vst 将实质上相等。第三实施例图4绘示的补偿单元50例如一具有网状结构的传输线路，下述第 三实施例是将一具有网状结构的传输线路耦接于数据驱动器110与各 分支储存电极线之间，使得各分支储存电极线与数据驱动器110之间 的阻值实质上相同。请参照图13,其绘示是为第三实施例的第一种部分示意图。网状 结构的传输线路410包括水平走线420 (a)至420(e)及垂直走线430 (a) 至430 (d)。垂直走线430 (a)至430 (d)的长度分别为hl至h4，且长 度hl至h4可相同或不同。水平走线420(a)至420(e)是相互平行地配置，且分支储存电极线 250 (1)至250(9)的一端垂直连接至水平走线420(a)，分支储存电极 线250 (1)至250 (9)并以间距dl平行地配置。垂直走线430(a)用以垂直连接水平走线420 (a)及420 (b)，并同 样地以间距dl平行地配置。垂直走线430(a)与分支储存电极线250 (1) 至250 (9)是交错排列，且与分支储存电极线250 (1)至250 (9)的距离 是实质上相等。换言之，垂直走线430 (a)与左右相邻两分支储存电极 线的距离皆为0. 5倍之间距dl。而垂直走线430(b)用以垂直连接水平走线420 (b)及420(c)，并 以2倍之间距dl平行地配置。垂直走线430 (b)与垂直走线430 (a)的 距离是实质上相等。换言之，垂直走线430 (b)与左右相邻两垂直走线 430(b)的距离皆为0.5倍之间距dl。垂直走线430 (c)用以垂直连接水平走线420(c)及420 (d)，并同 样地以2倍之间距dl平行地配置。垂直走线430 (c)与垂直走线430 (b) 是交错排列，且与垂直走线430 (b)的距离是实质上相等。换言的，垂 直走线430 (a)与左右相邻两垂直走线430 (b)的距离皆为间距dl。而垂直走线430 (d)用以垂直连接水平走线420(d)及420 (e)，并 同样地以2倍之间距dl平行地配置。垂直走线430(d)与垂直走线430(c) 是交错排列，且与垂直走线430 (c)的距离是实质上相等。换言的，垂 直走线430(d)与左右相邻两垂直走线430(c)的距离皆为间距dl。主储存电极线252的长度是为h5,且主储存电极线252用以耦接 数据驱动器110及传输线路410。数据驱动器110输出的电压V"经主 储存电极线252及传输线路410传递至分支储存电极线250 (1)至 250(9)。由于数据驱动器110与分支储存电极线250 (1)至250 (9)之间的最 短路径长度皆为(4dl+hl+h2+h3+h4+h5)，因此，分支储存电极线250 (1) 至250 (9)与数据驱动器110之间的阻值将实质上相等，而使得分支储 存电极线250 (1)至250 (9)所接收的电压V"将实质上相等。举例来说，图13绘示粗黑虚线部分分别分支储存电极线250 (3) 及250 (6)与数据驱动器110之间的最短路径。分支储存电极线250 (3) 与数据驱动器110之间的最短路径长度为(4dl+hl+h2+h3+h4+h5)，且 分支储存电极线250(6)与数据驱动器110之间的最短路径长度亦为 (4dl+hl+h2+h3+h4+h5)。当水平走线420(a)至420 (e)的单位长度电阻值分别为Rml至Rm5，而垂直走线430 (a)至430 (e)的单位长度电阻 值分别为Rsl至Rs5时，由于二者的最短路径长度皆为 (4dl+hl+h2+h3+h4+h5)， 所以其阻值皆为 (RmlxO. 5dl + Rslxhl+Rm2x0.5dl + Rs2xh2+Rm3xdl + Rs3xh3 + Rm4xdl+Rs4xh4 + Rm5xdl + Rs5xh5)，而使得分支储存电极线250 (3)及250 (6)所接收的 电压Vst将实质上相同。请参照图14,其绘示是为第三实施例的第二种部分示意图。网状 结构的传输线路450包括水平走线420 (a)至420 (e)及垂直走线430 (a) 至430 (d)。垂直走线430 (a)至430(d)的长度分别为hl至h4,且长 度hl至h4可相同或不同。水平走线420(a)至420 (e)是相互平行地配置，且分支储存电极线 250(1)至250 (17)的一端垂直连接至水平走线420 (a)，分支储存电极 线250 (1)至250 (17)并以间距dl平行地配置。垂直走线430 (a)用以垂直连接水平走线420 (a)及420 (b)，并同 样地以间距dl平行地配置。垂直走线430 (a)与分支储存电极线250 (1) 至250 (17)是交错排列，且与分支储存电极线250 (1)至250 (17)的距 离是实质上相等。换言之，垂直走线430(a)与左右相邻两分支储存电 极线的距离皆为0. 5倍之间距dl。而垂直走线430(b)用以垂直连接水平走线420 (b)及420 (c)，并 以2倍之间距dl平行地配置。垂直走线430 (b)与垂直走线430 (a)的 距离是实质上相等。换言之，垂直走线430 (b)与左右相邻两垂直走线 430(b)的距离皆为0.5倍之间距dl。垂直走线430 (c)用以垂直连接水平走线420(c)及420(d),并同 样地以2倍之间距dl平行地配置。垂直走线430(c)与垂直走线430 (b) 是交错排列，且与垂直走线430 (b)的距离是实质上相等。换言的，垂 直走线430 (a)与左右相邻两垂直走线430 (b)的距离皆为间距dl。而垂直走线430(d)用以垂直连接水平走线420(d)及420 (e)，并 同样地以2倍之间距dl平行地配置。垂直走线430(d)与垂直走线430 (c: 是交错排列，且与垂直走线430 (c)的距离是实质上相等。换言的，垂 直走线430 (d)与左右相邻两垂直走线430(c)的距离皆为间距dl。当数据驱动器110经由多支接脚输出电压Vst时，传输线路410 即经多条主储存电极线252与数据驱动器110的接脚耦接。举例来说， 当数据驱动器110经由3支接脚输出电压Vst时，传输线路410即经3 条主储存电极线252与数据驱动器110的接脚耦接。由于数据驱动器110与分支储存电极线250 (1)至250 (17)之间的 最短路径长度皆相同，因此，分支储存电极线250 (1)至250 (17)与数 据驱动器IIO之间的阻值将实质上相等，而使得分支储存电极线250 (1) 至250 (17)所接收的电压V"将实质上相等。本发明上述实施例所揭露的显示面板，分支储存电极线是经补偿 单元与主储存电极线电性连接，使得各分支储存电极线所接收的电压 Vst实质上相等。综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以 限定本发明。本发明所属技术领域中的技术人员，在不脱离本发明的 精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围 以权利要求书所界定的为准。
权利要求
1. 一种显示面板，其特征在于，包括至少一主储存电极线，所述主储存电极线的一端耦接至一数据驱动器；一第一接触孔组及一第二接触孔组，分别具有一第一总开口面积及一第二总开口面积；以及至少一第一分支储存电极线及一第二分支储存电极线，所述第一分支储存电极线及所述第二分支储存电极线的一端分别经所述第一接触孔组及所述第二接触孔组耦接至所述主储存电极线，且所述第一总开口面积及所述第二总开口面积恰使得所述第一分支储存电极线及所述第二分支储存电极线与所述数据驱动器之间的阻值相等。
2. 如权利要求1所述的显示面板，其特征在于，所述第一分支储 存电极线及所述第二分支储存电极线的一端分别经所述第一接触孔组 及所述第二接触孔组耦接至所述主储存电极线，以形成一第一传输路 径长度及一第二传输路径长度，所述第一总开口面积及所述第二总开 口面积分别取决于所述第一传输路径长度及所述第二传输路径长度。
3. 如权利要求2所述的显示面板，其特征在于，当所述第二传输 路径长度大于所述第一传输路径长度时，所述第二总开口面积需大于 所述第一总开口面积。
4. 如权利要求2所述的显示面板，其特征在于，所述第一接触孔 组包括一第一接触孔，具有一第一开口面积，以暴露部分所述主储存电 极线；以及一第二接触孔，具有一第二开口面积，以暴露部分所述第一分支 储存电极线，使得所述第一分支储存电极线经一第一透明电极、所述 第一接触孔及所述第二接触孔电性连接至所述主储存电极线；其中，所述第一开口面积与所述第二开口面积的总和等于所述第 一总开口面积，且所述第一开口面积与所述第二开口面积取决于所述第一路径长度。
5. 如权利要求2所述的显示面板，其特征在于，所述第二接触孔组包括一第三接触孔，具有一第三开口面积，以暴露部分所述主储存电 极线；以及一第四接触孔，具有一第四开口面积，以暴露部分所述第二分支 储存电极线，使得所述第二分支储存电极线经一第二透明电极、所述 第三接触孔及所述第四接触孔电性连接至所述主储存电极线；其中，所述第三开口面积与所述第四开口面积的总和等于所述第 二总开口面积，且所述第三开口面积与所述第四开口面积取决于所述 第二路径长度。
6. —种显示面板，其特征在于，包括至少一主储存电极线，所述主储存电极线的一端耦接至一数据驱 动器；至少一第一分支储存电极线及一第二分支储存电极线； 一第一接触孔组及一第二接触孔组；以及一第一补偿线及一第二补偿线，所述第一补偿线及所述第二补偿 线的一端分别经所述第一接触孔组及所述第二接触孔组耦接至所述主 储存电极线，所述第一补偿线及所述第二补偿线的另一端分别耦接至 所述第一分支储存电极线及所述第二分支储存电极线的一端，使得所 述第一分支储存电极线及所述第二分支储存电极线与所述数据驱动器 之间的阻值相等。
7. 如权利要求6所述的显示面板，其特征在于，当所述第二传输 路径长度大于所述第一传输路径长度时，所述第一补偿线的走线长度 大于所述第二补偿线。
8. 如权利要求6所述的显示面板，其特征在于，当所述第二传输 路径长度大于所述第一传输路径长度时，所述第二补偿线的走线宽度 大于所述第一补偿线。
9. 一种显示面板，其特征在于，包括至少一主储存电极线，所述主储存电极线的一端耦接至一数据驱 动器；一传输线路，具有一网状结构，且耦接至所述主储存电极线；以及多数条分支储存电极线，所述分支储存电极线的一端经所述传输 线路及所述主储存电极线电性连接至所述数据驱动器，且所述分支储 存电极线与所述数据驱动器之间的最短路径长度相等。
10. 如权利要求9所述的显示面板，其特征在于，所述传输线路 包括第一至第五水平走线，所述第一至第五水平走线相互平行地配置， 所述分支储存电极线的一端分别垂直连接至所述第一水平走线；多数个第一垂直走线，用以垂直连接所述第一水平走线及所述第 二水平走线，所述各第一垂直走线是以第一间距平行地配置，并与所 述各分支储存电极线交错排列，所述各第一垂直走线与所述各分支储存电极线的距离相等；多数个第二垂直走线，用以垂直连接所述第二水平走线及所述第 三水平走线，所述各第二垂直走线是以2倍的所述第一间距平行地配 置，所述各第二垂直走线与所述各第一垂直走线的距离相等；多数个第三垂直走线，用以垂直连接所述第三水平走线及所述第 四水平走线，所述各第三垂直走线是以2倍的所述第一间距平行地配 置，并与所述各第二垂直走线交错排列，所述各第三垂直走线与所述 各第二垂直走线的距离相等；以及多数个第四垂直走线，用以垂直连接所述第四水平走线及所述第 五水平走线，所述各第四垂直走线是以2倍的所述第一间距平行地配 置，并与所述各第三垂直走线交错排列，所述各第四垂直走线与所述 各第三垂直走线的距离相等；其中，所述数据驱动器经所述主储存电极线耦接至所述第五水平走线，使得所述各分支储存电极线与所述数据驱动器之间的最短路径 长度相等。
11. 如权利要求10所述的显示面板，其特征在于，所述第五垂直走线及所述第一至第四垂直走线的单位长度电阻相同。
12. 如权利要求10所述的显示面板，其特征在于，所述第一至第 五水平走线的单位长度电阻相同。
13. 如权利要求10所述的显示面板，其特征在于，所述各第一至 第四垂直走线的长度相同。
14. 一种显示面板，其特征在于，包括至少一主储存电极线，所述主储存电极线的一端耦接至一数据驱 动器；一补偿单元，耦接至所述主储存电极线；以及多数条分支储存电极线，所述各分支储存电极线的一端经所述补 偿单元及所述主储存电极线电性连接至所述数据驱动器，使得所述各 分支储存电极线与所述数据驱动器之间的阻值相等。
15. 如权利要求14所述的显示面板，其特征在于，所述补偿单元 至少包括一第一补偿部及一第二补偿部，所述各分支储存电极线至少 包括一第一分支储存电极线及一第二分支储存电极线，且所述第一分 支储存电极线及所述第二分支储存电极线分别经所述第一补偿部及所 述第二补偿部耦接至所述主储存电极线，以形成一第一传输路径长度 及一第二传输路径长度。
16. 如权利要求14所述的显示面板，其特征在于，所述补偿单元 为一传输线路，且所述传输线路具有一网状结构，使得所述各分支储 存电极线与所述数据驱动器之间的最短路径长度相等。
17. 如权利要求14所述的显示面板，其特征在于，所述传输线路 包括第一至第五水平走线，所述第一至第五水平走线是相互平行地配 置，所述各分支储存电极线的一端分别垂直连接至所述第一水平走线；多数个第一垂直走线，用以垂直连接所述第一水平走线及所述第 二水平走线，所述各第一垂直走线是以所述第一间距平行地配置，并 与所述各分支储存电极线交错排列，所述各第一垂直走线与所述各分 支储存电极线的距离相等；多数个第二垂直走线，用以垂直连接所述第二水平走线及所述第 三水平走线，所述各第二垂直走线是以2倍的所述第一间距平行地配 置，所述各第二垂直走线与所述各第一垂直走线的距离相等；多数个第三垂直走线，用以垂直连接所述第三水平走线及所述第 四水平走线，所述各第三垂直走线是以2倍的所述第一间距平行地配 置，并与所述各第二垂直走线交错排列，所述各第三垂直走线与所述 各第二垂直走线的距离相等；以及多数个第四垂直走线，用以垂直连接所述第四水平走线及所述第 五水平走线，所述各第四垂直走线是以2倍的所述第一间距平行地配 置，并与所述各第三垂直走线交错排列，所述各第四垂直走线与所述 各第三垂直走线的距离相等；其中，所述数据驱动器经所述主储存电极线耦接至所述第五水平 走线，使得所述各分支储存电极线与所述数据驱动器之间的最短路径 长度相等。
全文摘要
本发明公开了一种显示面板，包括主储存电极线、补偿单元及分支储存电极线。主储存电极线的一端是耦接至数据驱动器，且补偿单元是耦接至主储存电极线。分支储存电极线的一端是经补偿单元及主储存电极线电性连接至数据驱动器，使得分支储存电极线与数据驱动器之间的阻值实质上相等。
文档编号G09G5/00GK101266759SQ20071008767
公开日2008年9月17日 申请日期2007年3月13日 优先权日2007年3月13日
发明者谢志勇, 谢明峰, 陈建宏 申请人:奇美电子股份有限公司