一种像素结构及液晶显示装置的制作方法

本发明涉及显示面板技术领域，特别是涉及一种像素结构及液晶显示装置。

背景技术：

随着液晶显示器的迅速发展，人们对液晶显示器的性能要求越来越高。其中，响应时间为衡量液晶显示器性能的一个重要指标。

响应时间是指液晶显示器各像素点对输入信号反应的速度，此值越小，液晶显示器的性能越优。如果响应时间过长，液晶显示器在显示动态图像时，就会有尾影拖曳的现象，从而造成画面质量较差。

故，有必要提供一种像素结构及液晶显示装置，以解决现有技术所存在的问题。

技术实现要素：

本发明实施例提供一种像素结构及液晶显示装置，以解决现有的液晶显示面器由于响应时间较长，从而影响液晶显示面器的显示质量的技术问题。

本发明提供一种像素结构，其包括：

多条扫描线、多条数据线以及所述扫描线与数据线限定的多个像素单元，每个所述像素单元包括主区以及子区；

所述主区包括第一薄膜晶体管、第一存储电容以及第一液晶电容，所述第一薄膜晶体管的栅极与相应的所述扫描线连接，所述第一薄膜晶体管的源极与相应的所述数据线连接，所述第一薄膜晶体管的漏极与所述第一存储电容以及所述第一液晶电容连接；

所述子区包括第二薄膜晶体管、第二存储电容以及第二液晶电容，所述第二薄膜晶体管的栅极与相应的所述扫描线连接，所述第二薄膜晶体管的源极与相应的所述数据线连接，所述第二薄膜晶体管的漏极与所述第二存储电容以及所述第二液晶电容连接；其中，

所述第一存储电容与所述第一液晶电容的比值以及所述第二存储电容与所述第一液晶电容的比值均介于1.0-1.5之间。

在本发明的像素结构中，所述像素结构还包括公共线，所述子区还包括第三薄膜晶体管，所述第三薄膜晶体管的栅极与相应的所述扫描线连接，所述第三薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接，所述第三薄膜晶体管的漏极与所述公共线连接，其中，所述第三薄膜晶体管的导电沟道的长宽比值介于3.0-4.0之间。

在本发明的像素结构中，所述像素结构还包括公共电极，所述主区包括主区像素电极，所述主区像素电极与所述公共电极相互正对以形成所述第一液晶电容，所述主区像素电极与所述公共线相互正对以形成所述第一存储电容。

在本发明的像素结构中，所述子区包括子区像素电极，所述子区像素电极与所述公共电极相互正对以形成所述第二液晶电容，所述子区像素电极与所述公共线相互正对以形成所述第二存储电容。

在本发明的像素结构中，所述像素单元为红色像素单元、绿色像素单元或蓝色像素单元。

本发明还提供一种液晶显示装置，包括像素结构，所述像素结构包括：

多条扫描线、多条数据线以及所述扫描线与数据线限定的多个像素单元，每个所述像素单元包括主区以及子区；

所述主区包括第一薄膜晶体管、第一存储电容以及第一液晶电容，所述第一薄膜晶体管的栅极与相应的所述扫描线连接，所述第一薄膜晶体管的源极与相应的所述数据线连接，所述第一薄膜晶体管的漏极与所述第一存储电容以及所述第一液晶电容连接；

所述子区包括第二薄膜晶体管、第二存储电容以及第二液晶电容，所述第二薄膜晶体管的栅极与相应的所述扫描线连接，所述第二薄膜晶体管的源极与相应的所述数据线连接，所述第二薄膜晶体管的漏极与所述第二存储电容以及所述第二液晶电容连接；其中，

所述第一存储电容与所述第一液晶电容的比值以及所述第二存储电容与所述第一液晶电容的比值均介于1.0-1.5之间。

在本发明的液晶显示装置中，所述像素结构还包括公共线，所述子区还包括第三薄膜晶体管，所述第三薄膜晶体管的栅极与相应的所述扫描线连接，所述第三薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接，所述第三薄膜晶体管的漏极与所述公共线连接，其中，所述第三薄膜晶体管的导电沟道的长宽比值介于3.0-4.0之间。

在本发明的液晶显示装置中，所述像素结构还包括公共电极，所述主区包括主区像素电极，所述主区像素电极与所述公共电极相互正对以形成所述第一液晶电容，所述主区像素电极与所述公共线相互正对以形成所述第一存储电容。

在本发明的液晶显示装置中，所述子区包括子区像素电极，所述子区像素电极与所述公共电极相互正对以形成所述第二液晶电容，所述子区像素电极与所述公共线相互正对以形成所述第二存储电容。

在本发明的液晶显示装置中，所述像素单元为红色像素单元、绿色像素单元或蓝色像素单元。

本发明的像素结构及液晶显示装置将位于主区的第一存储电容与第一液晶电容的比值以及位于子区的第二存储电容与第二液晶电容的比值设定在1.0-1.5之间，从而减小液晶显示装置的响应时间，进而提高液晶显示装置的显示质量。

附图说明

图1为本发明一优选实施例的像素结构示意图；

图2为本发明图1所示实施例中的像素结构的像素单元的电路结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参阅图1、图2，图1为本发明一优选实施例的像素结构示意图；图2为本发明图1所示实施例中的像素结构的像素单元的电路结构图。

在本实施例中，该像素结构包括多条扫描线G1、G2、G3、G4、……G(n-1)、G(n)、多条数据线D1、D2、D3、D4、……D(n-1)、D(n)以及扫描线G1、G2、G3、G4、……G(n-1)、G(n)与数据线D1、D2、D3、D4、……D(n-1)、D(n)限定的多个像素单元101。该像素单元101可以是红色像素单元、绿色像素单元或蓝色像素单元，在该像素结构中，一个红色像素单元、一个绿色像素单元以及一个蓝色像素单元为一个像素。

每一个像素单元101包括主区1011以及子区1012，其中，主区1011包括第一薄膜晶体管T1、第一存储电容C12以及第一液晶电容C11，该第一薄膜晶体管T1的栅极与相应的扫描线G(n)连接，该第一薄膜晶体管T1的源极与相应的数据线D(n)连接，该第一薄膜晶体管T1的漏极与第一存储电容C12以及第一液晶电容连接C11；子区1012包括第二薄膜晶体管T2、第二存储电容C22以及第二液晶电容C21，该第二薄膜晶体管T2的栅极与相应的扫描线G(n)连接，该二薄膜晶体管T2的源极与相应的数据线D(n)连接，该第二薄膜晶体管T2的漏极与第二存储电容C22以及第二液晶电容C21连接。

该像素结构还包括位于阵列基板上的公共线AR_COM以及位于彩膜基板上的公共电极CF_COM。该主区包括主区像素电极201，该子区包括子区像素电极202。

其中，该第一液晶电容C11的一端与该主区像素电极201连接，该第一液晶电容C11的另一端与公共电极CF_COM连接，该第一液晶电容C11为主区像素电极201与公共电极CF_COM相互正对形成；该第一存储电容C12的一端与该主区像素电极201连接，该第一存储电容C12的另一端与公共线AR_COM连接，该第一存储电容C12为主区像素电极201与公共线AR_COM相互正对形成。

该第二液晶电容C21的一端与该子区像素电极202连接，该第二液晶电容C21的另一端与公共电极CF_COM连接，该第二液晶电容C21为子区像素电极202与公共电极CF_COM相互正对形成；该第二存储电容C22的一端与该子区像素电极202连接，该第二存储电容C22的另一端与公共线AR_COM连接，该第二存储电容C22为子区像素电极202与公共线AR_COM相互正对形成。

在本优选实施例中，通过改变第一存储电容C12与第一液晶电容C11的比值以及第二存储电容C22与第二液晶电容C21的比值，从而达到降低液晶显示装置响应时间的效果，提高了液晶的反应速度，从而提升液晶显示装置的显示质量。

当该第一存储电容C12与第一液晶电容C11的比值介于1.0-1.5之间以及该第二存储电容C22与第二液晶电容C21的比值介于1.0-1.5之间时，液晶显示装置的响应时间较小。

进一步的，该子区1012还包括第三薄膜晶体管T3，该第三薄膜晶体管T3的栅极与相应的扫描线G(n)连接，该第三薄膜晶体管T3的源极与该第二薄膜晶体管T2的漏极连接，该第三薄膜晶体管T3的漏极与公共线AR_COM连接。本优选实施例通过将施加到子区1012上的电压经第三薄膜晶体管T3输出至公共线AR_COM，从而使得主区1011与子区1012上的电压不同，起到改善视角的作用。

在本优选实施例中，通过改变该第三薄膜晶体管T3的长宽比值，从而可以进一步达到降低液晶显示装置响应时间的效果，提高了液晶的反应速度，从而提升液晶显示装置的显示质量。

优选地，该第三薄膜晶体管T3的导电沟道的长宽比值介于3.0-4.0之间。

本优选实施例的像素结构将位于主区的第一存储电容与第一液晶电容的比值以及位于子区的第二存储电容与第二液晶电容的比值设定在1.0-1.5之间，从而减小液晶显示装置的响应时间，进而提高液晶显示装置的显示质量。

本发明还提供了一种液晶显示装置，包括像素结构，该像素结构包括：多条扫描线、多条数据线以及扫描线与数据线限定的多个像素单元，每个像素单元包括主区以及子区；

主区包括第一薄膜晶体管、第一存储电容以及第一液晶电容，第一薄膜晶体管的栅极与相应的扫描线连接，第一薄膜晶体管的源极与相应的数据线连接，第一薄膜晶体管的漏极与第一存储电容以及第一液晶电容连接；

子区包括第二薄膜晶体管、第二存储电容以及第二液晶电容，第二薄膜晶体管的栅极与相应的扫描线连接，第二薄膜晶体管的源极与相应的数据线连接，第二薄膜晶体管的漏极与第二存储电容以及第二液晶电容连接；其中，

第一存储电容与第一液晶电容的比值以及第二存储电容与第一液晶电容的比值均介于1.0-1.5之间。

该像素结构还包括公共线，子区还包括第三薄膜晶体管，第三薄膜晶体管的栅极与相应的扫描线连接，第三薄膜晶体管的源极与第二薄膜晶体管的漏极连接，第三薄膜晶体管的漏极与公共线连接，其中，第三薄膜晶体管的导电沟道的长宽比值介于3.0-4.0之间。

该像素结构还包括公共电极，主区包括主区像素电极，主区像素电极与公共电极相互正对以形成第一液晶电容，主区像素电极与公共线相互正对以形成第一存储电容。

子区包括子区像素电极，子区像素电极与公共电极相互正对以形成第二液晶电容，子区像素电极与公共线相互正对以形成第二存储电容。

该像素单元为红色像素单元、绿色像素单元或蓝色像素单元。

本优选实施例的液晶显示装置的原理及其他相关结构均与上述像素结构类似，具体可参照上述像素结构的优选实施例的相关描述，在此不做赘述。

本发明的像素结构及液晶显示装置将位于主区的第一存储电容与第一液晶电容的比值以及位于子区的第二存储电容与第二液晶电容的比值设定在1.0-1.5之间，从而减小液晶显示装置的响应时间，进而提高液晶显示装置的显示质量。

综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。