一种用于薄膜晶体管的灰度调制装置的制作方法

文档序号:2649958阅读:232来源:国知局
专利名称:一种用于薄膜晶体管的灰度调制装置的制作方法
技术领域
本发明涉及液晶显示屏的灰度调制技术,尤其涉及一种用于薄膜晶体管(TFT)的灰度调制装置,对TFT型液晶显示屏进行灰度调制。
背景技术
随着电子设备、计算机设备的飞速发展,液晶显示屏的应用范围和应用环境越来越广泛。液晶显示屏的发光机制为通过对液晶显示屏上各个像素点施加不同的电压使像素点达到不同亮度,从而实现像素点的不同灰度。通常,所述发光机制通过液晶显示屏的驱动控制芯片采用动态驱动法实现,其中,所述驱动控制芯片包括控制器和驱动器,驱动器又划分为栅极驱动器和源极驱动器。栅极驱动器控制逐行扫描,一般以30Hz以上的帧率对栅极驱动器进行逐行扫描,并根据亮或不亮的帧信号对源极驱动器同步施加相应于帧信号的不同电压;源极驱动器也称为数据驱动器,接收显示数据驱动液晶显示屏的列显示。
现有技术目前采用上述发光机制,并结合灰度的级数与施加电压的个数一一对应的原理,来实现像素点的不同灰度,对TFT型液晶显示屏进行灰度调制。对于所述的灰度调制原理,举个例子来说,任何颜色即灰度都是由红(R)、绿(G)、蓝(B)三基色根据不同比例混合得到的,如果R、G、B分别有X、Y、Z种可能灰度值,则总共可以达到X×Y×Z种灰度。由于灰度的级数与施加电压的个数一一对应,因此所述灰度对应X×Y×Z个可能的电压组合。具体地说,当R、G、B各有64级灰度,其灰度数据存储单元的存储容量为6比特,64级灰度代表0~63之间的64个灰度数据,则64个灰度数据分别对应64个电压,与R、G、B对应的电压总共有64×64×64=262144个可能的电压组合。
采用上述发光机制并结合所述灰度调制原理进行灰度调制的传统方法为首先控制器将以帧为单位的位图数据转换成符合驱动器时序要求的控制信号,然后驱动器接受控制信号改变行/列上的输出电压,点亮相应像素点。具体来说就是栅极驱动器送电压,激活TFT,对像素点上的电容充电,在同一行上,源极驱动器将该行各个像素点上的电容充电到各自所需的电压,根据灰度的级数与施加电压的个数一一对应的原理,利用不同电压显示不同灰度,即对不同灰度施加不同的电压;对该行充好电后,该行的栅极驱动器关闭电压,电容放电,并保持该点的液晶继续点亮;下一行的栅极驱动器再送电压,对下一行像素点上的电容充电,依序进行逐行扫描,对每一个像素点上的电容充电。
由于根据输入的R、G或B灰度数据实现上述对TFT型液晶显示屏进行灰度调制的传统方法,所采用的灰度调制电路一模一样,因此,这里只对输入的数据为R、G或B灰度数据中任意一个时,结合图1进行描述。图1为现有灰度调制电路的实现原理示意图,参见图1所示,现有灰度调制电路包括帧信号产生单元1、灰度数据存储单元2、灰度数据读取控制单元3、灰度电压选择单元4。其中,帧信号产生单元1用于产生奇偶帧信号,输入给灰度电压选择单元4;灰度数据存储单元2经由灰度数据读取控制单元3与灰度电压选择单元4连接,用于存储灰度数据;灰度数据读取控制单元3,用于根据存储地址以及读取信号从灰度数据存储单元2读取灰度数据,并输入灰度数据给灰度电压选择单元4;灰度电压选择单元4,与帧信号产生单元1和灰度数据读取控制单元3连接,用于将获取的以帧为单位的灰度数据与电压进行一一对应后输出。
由于现有技术主要基于灰度的级数与施加电压的个数一一对应的原理来实现像素点的不同灰度,进而对TFT型液晶显示屏进行灰度调制,因此要达到高像素、高分辨率的最佳显示效果,所采用的灰度调制电路中的灰度电压选择单元就需要占用很大的面积。显然,现有技术在使液晶显示屏达到最佳显示效果的同时,由于所采用灰度电压选择单元占用面积大,因此增加了驱动控制芯片的加工成本。

发明内容
有鉴于此,本发明的主要目的在于提供一种用于薄膜晶体管的灰度调制装置,能在保证同样最佳显示效果的情况下,降低了驱动控制芯片的加工成本。
为达到上述目的,本发明的技术方案是这样实现的一种用于薄膜晶体管的灰度调制装置,包括帧信号产生单元、灰度数据存储单元、灰度数据读取控制单元以及灰度电压选择单元,关键在于,该装置还包括帧率控制单元,用于进行灰度数据转换,并将转换后的灰度数据输入灰度电压选择单元;所述帧信号产生单元经由所述帧率控制单元与所述灰度电压选择单元连接,所述灰度数据存储单元经由所述灰度数据读取控制单元和所述帧率控制单元与所述灰度电压选择单元连接。
其中,所述帧率控制单元,用于将获取的所述灰度数据转换成32级灰度的灰度数据,将32级灰度的灰度数据输入灰度电压选择单元;相应的,所述帧信号产生单元,用于产生帧信号并将产生的帧信号输入帧率控制单元;所述灰度数据存储单元,用于存储64级灰度的灰度数据;所述灰度数据读取控制单元,用于根据存储地址以及读取信号从所述灰度数据存储单元读取所述灰度数据,并将读取的灰度数据输入帧率控制单元;所述灰度电压选择单元,用于将32级灰度的灰度数据与32个电压进行一一对应后输出。
其中,所述帧信号为奇偶帧信号;所述帧率控制单元为以帧率控制方式完成灰度数据转换的帧率控制单元;其中,所述帧率控制方式为所述帧信号为偶数帧时,对所述灰度数据进行除以2的逻辑运算;所述帧信号为奇数帧时,对所述灰度数据进行加1后除以2的逻辑运算。
其中,所述帧率控制单元包括用于输入6比特灰度数据D5、D4、D3、D2、D1以及D0的数据线;用于进行与门逻辑运算的与门一、与门二、与门三、与门四、与门五、与门六以及与门七;用于进行非门逻辑运算的非门一以及非门二;用于进行异或非逻辑运算的异或非门;用于进行或非逻辑运算的或非门;用于进行异或逻辑运算的异或门一、异或门二、异或门三以及异或门四;用于锁住并消除信号毛刺的锁存器一、锁存器二、锁存器三、锁存器四以及锁存器五;数据D5、D4、D3、D2以及D1输入与门一;与门一经由非门一和与门二相连,数据D0输入与门二,同时在与门二上施加奇偶帧信号;与门二和异或非门连接,数据D1输入异或非门;异或非门和或非门连接,与门一经由与门三和或非门连接,数据D0输入非门二,非门二经由与门三和或非门连接,同时在与门三上施加第三帧信号;或非门和锁存器一连接,输出OUT1;与门二和与门四连接,数据D1输入与门四;与门四和异或门一连接,数据D2输入异或门一;异或门一和锁存器二连接,输出OUT2;与门五和与门四连接,数据D2输入与门五;与门五和异或门二连接,数据D3输入异或门二;异或门二和锁存器三连接,输出OUT3;与门六和与门五连接,数据D3输入与门六;与门六和异或门三连接,数据D4输入异或门三;异或门三和锁存器四连接,输出OUT4;与门七和与门六连接,数据D4输入与门七;与门七和异或门四连接,数据D5输入异或门四;异或门四和锁存器五连接,输出OUT5。
本发明通过在现有灰度调制电路中增加帧率控制单元,以帧率控制方式对TFT型液晶显示屏进行灰度调制,解决了现有技术中由于采用灰度级数与施加电压个数一一对应的原理实现像素点不同灰度时,必须使用64个电压产生电路而造成的面积占用过大的问题。本发明的灰度数据经过帧率控制单元进行转换处理后输入给灰度电压选择单元,即通过帧率控制单元将输入的6比特灰度数据即64级灰度转换成5比特灰度数据即32级灰度,由此,对应的灰度电压选择单元只需32个电压产生电路,在灰度选择单元将32级灰度与其对应32个电压进行一一对应后输出,电压输出后,在液晶屏上驱动为不同的亮度,该亮度与输入32级灰度的帧信号对应,利用人眼的视觉暂留效应,感觉出的亮度是所有帧信号的累加,从而产生64级灰度的视觉效果。从而在保证同样最佳显示效果的情况下,减少了电压产生电路个数,即所采用灰度电压选择单元占用面积小,降低了驱动控制芯片的加工成本。


图1为现有灰度调制电路的实现原理示意图;图2为本发明灰度调制电路的实现原理示意图;图3为本发明脉冲信号与获得5比特灰度数据之间的对比示意图;图4为本发明灰度调制电路中帧率控制单元的电路组成结构图。
具体实施例方式
本发明的核心思想是在现有灰度调制电路中增加帧率控制单元,根据奇偶帧的不同,对输入的以帧为单位的6比特灰度数据即64级灰度转换成5比特灰度数据即32级灰度,然后将转换后的5比特灰度数据输入给灰度电压选择单元,在灰度选择单元将32级灰度与其对应32个电压进行一一对应后输出,电压输出后,在液晶屏上驱动为不同的亮度,该亮度与输入32级灰度的帧信号对应,利用人眼的视觉暂留效应,感觉出的亮度是所有帧信号的累加,从而产生64级灰度的视觉效果。
下面结合附图对技术方案的实施作进一步的详细描述图2为本发明灰度调制电路的实现原理示意图,参见图2,本发明的灰度调制电路包括帧信号产生单元1、帧率控制单元5、灰度数据存储单元2、灰度数据读取控制单元3以及灰度电压选择单元4。其中,帧信号产生单元1经由帧率控制单元5与灰度电压选择单元4连接,灰度数据存储单元2经由灰度数据读取控制单元3和帧率控制单元5与灰度电压选择单元4连接。
帧信号产生单元1以帧为单位,通过高低电平切换1个像素的灰度,用于产生帧信号并将产生的帧信号输入帧率控制单元5,帧信号为周期性的脉冲波形;灰度数据存储单元2用于存储64级灰度的灰度数据;灰度数据读取控制单元3用于根据存储地址以及读取信号从灰度数据存储单元2读取灰度数据,并将读取的灰度数据输入给帧率控制单元5;帧率控制单元5用于将获取的64级灰度的灰度数据即6比特灰度数据进行比特转换,转换成32级灰度的灰度数据即5比特灰度数据,并将转换后的灰度数据输入给灰度电压选择单元;灰度电压选择单元4用于将从帧率控制单元5获取的以帧为单位的灰度数据与电压进行一一对应后输出,电压输出后,在液晶屏上驱动为不同的亮度,该亮度与输入32级灰度的帧信号对应,利用人眼的视觉暂留效应,感觉出的亮度是所有帧信号的累加,从而产生64级灰度的视觉效果。
实施例一由于在数字电路的除法中是没有小数点的,例如偶数帧为4,被2除等于2,奇数帧为5,被2除也等于2,因此对于奇数帧,需要加1后除以2,奇偶帧信号属于一种奇数帧或偶数帧周期性交替变化的脉冲信号。因此,在帧信号产生单元1产生的所述帧信号具体为奇偶帧信号的情况下,所述帧率控制方式应用在帧率控制单元5具体为帧率控制单元5根据获取的帧信号与灰度数据的一一对应关系,判断当前帧信号是奇数帧还是偶数帧,从而决定对灰度数据采取哪种转换方法,如果是奇数帧,则对灰度数据进行加1再除以2的逻辑运算后,输出给灰度电压选择单元4;如果是偶数帧,则对灰度数据进行除以2的逻辑运算后,输出给灰度电压选择单元4。灰度电压选择单元4将获取的经过转换后输出的灰度数据与电压进行一一对应后输出,电压输出后,在液晶屏上驱动为不同的亮度,该亮度与输入32级灰度的帧信号对应,利用人眼的视觉暂留效应,感觉出的亮度是所有帧信号的累加,从而产生64级灰度的视觉效果。关于帧信号与灰度数据的一一对应关系举例子来说,当输入灰度数据为11时,奇数11所对应的帧信号为奇数;当输入灰度数据为12时,偶数12所对应的帧信号为偶数帧。
图3为本发明脉冲信号与获得5比特灰度数据之间的对比示意图,参见图2、图3,图3中a表示帧信号产生单元1产生的奇偶帧信号,该奇偶帧信号为两帧信号,b表示帧信号产生单元1产生的奇偶帧信号,该奇偶帧具体为包括第三帧信号的三帧信号,c表示输入的6比特灰度数据,d表示经帧率控制单元5转换后获得的5比特灰度数据。
本实施例中,以两帧为单位,如图3中的c所示输入的6比特灰度数据为5,用二进制表示即000101,如果此时a所示帧信号为偶数帧,则对输入的所述灰度数据除以2,即5/2=2,则如d所示输出5比特灰度数据为2,用二进制表示即00010;如果此时a所示帧信号为奇数帧,则对输入的所述灰度数据加1后除以2,即(5+1)/2=3,则如d所示输出5比特灰度数据为3,用二进制表示即00011。
在原两帧信号基础上增加第三帧信号形成三帧信号,所述第三帧信号也属于奇数帧或偶数帧周期性交替变化的脉冲信号,当三帧信号中的第一个第三帧信号有效时,它是奇数帧;第二个第三帧信号有效时,它是偶数帧。与上述以两帧为单位进行处理的原理一样,以三帧为单位,如图3中的c所示输入6比特灰度数据为3E,用二进制表示即111110,则b所示前两帧输出5比特灰度数据为1F,用二进制表示即11111;b所示第三帧输出5比特灰度数据为1E,用二进制表示即11110。
对本实施例中所述利用人眼的视觉暂留效应,感觉出的亮度是所有帧信号的累加,从而产生64级灰度的视觉效果具体为当所述64级灰度的灰度数据为111110时,所述奇偶帧信号为包括第三帧的三帧信号,对所述三帧信号提供的三个电压以加权平均方式叠加,得到与所述灰度数据111110对应的电压;除此灰度数据外,所述奇偶帧信号为两帧信号,对所述两帧信号提供的两个电压以加权平均方式叠加,得到所述灰度数据对应的电压。
具体输入数据与对应电压之间的关系如表1所示,表1为输入的灰度数据为64级灰度时,与其对应的电压表。

表1从表1可以看出,32级电压对应64级灰度,即用32级电压实现64级灰度。例如灰度数据000001对应的电压是(V0+V1)/2,其实现方式为第一帧,灰度数据为000000,对应电压V0,第二帧,灰度数据为000010,对应电压V1。利用人眼的视觉暂留效果,能看出的等效效果就是两帧的叠加,也可以说是对获取相邻两个像素点的电压进行加权平均,得到灰度数据000001对应的电压为(V0+V1)/2。
从表1可以看出,由于数据为111110时的电压配置比较特殊,是V30+V31×2,也就是以三帧为单位,因此当数据为111110时,其对应电压的实现方式为对应于增加的所述第三帧信号,在所述三帧信号中选择其中一帧电压V30,另两帧电压选择V31,则当数据为111110时,其对应电压为(V30+V31×2)/3。其中的第三帧信号就是为了数据111110而专门增设的,除数据111110之外的其他数据都不需要用到该第三帧信号,区别于两帧信号中的奇偶帧信号,该三帧信号中的第三帧信号与所述奇偶帧信号独立,不会影响到数据111110之外的其他数据。
在输入6比特的灰度数据D5、D4、D3、D2、D1以及D0时,用于输入灰度数据的数据线经由信号线与一系列逻辑门电路连接,以所述帧率控制方式在帧率控制单元5对所述灰度数据进行转换后,输出5比特的灰度数据OUT5、OUT4、OUT3、OUT2以及OUT1。
图4为本发明灰度调制电路中帧率控制单元的电路组成结构图,参见图4,本发明中的帧率控制单元包括用于输入6比特灰度数据的数据线,灰度数据分别为D5、D4、D3、D2、D1以及D0;用于进行与门逻辑运算的七个与门电路分别为与门一511、与门二512、与门三513、与门四514、与门五515、与门六516以及与门七517;用于进行非门逻辑运算的两个非门电路分别为非门一521以及非二522;用于进行异或非逻辑运算的一个异或非电路为异或非门531;用于进行或非逻辑运算的一个或非电路为或非门541;用于进行异或逻辑运算的四个异或电路分别为异或门一551、异或门二552、异或门三553以及异或门四554;用于锁住并消除信号毛刺的五个锁存器分别为锁存器一561、锁存器二562、锁存器三563、锁存器四564以及锁存器五565。
数据D5、D4、D3、D2以及D1输入与门一511;与门一511经由非门一521和与门二512相连,数据D0输入与门二512,同时在与门二512上施加奇偶帧信号;与门二512和异或非门531连接,数据D1输入异或非门531;异或非门531和或非门541连接,与门一511经由与门三513和或非门541连接,数据D0输入非门二522,非门二522经由与门三513和或非门541连接,同时在与门三513上施加第三帧信号;或非门541和锁存器一561连接,输出OUT1;与门二512和与门四514连接,数据D1输入与门四514;与门四514和异或门一551连接,数据D2输入异或门一551;异或门一551和锁存器二562连接,输出OUT2;与门五515和与门四514连接,数据D2输入与门五515;与门五515和异或门二552连接,数据D3输入异或门二552;异或门二552和锁存器三563连接,输出OUT3;与门六516和与门五515连接,数据D3输入与门六516;与门六516和异或门三553连接,数据D4输入异或门三553;异或门三553和锁存器四564连接,输出OUT4;与门七517和与门六516连接,数据D4输入与门七517;与门七517和异或门四554连接,数据D5输入异或门四554;异或门四554和锁存器五565连接,输出OUT5;输入帧率控制单元5的6比特灰度数据D5、D4、D3、D2、D1以及D0,通过具备上述与门电路、非门电路、异或非电路、或非电路、异或电路以及锁存器连接形成的帧率控制单元5,经过包括上述与、非、异或非、或非以及异或的一系列逻辑运算,即可将6比特灰度数据D5、D4、D3、D2、D1以及D0转换成5比特的灰度数据OUT5、OUT4、OUT3、OUT2以及OUT1。
参见图2和图4,本实施例中D5=1,D4=1,D3=0,D2=1,D1=0,D0=0时,输入的6比特灰度数据为110100,即52,由于帧信号产生单元1产生的帧信号与灰度数据是一一对应的,因此当输入灰度数据为52时,偶数52所对应的帧信号为偶数帧,该偶数帧信号和该灰度数据输入给帧率控制单元5,在帧率控制单元5以帧率控制方式进行转换,由于为偶数帧,则对灰度数据加0后再除以2,即(52+0)/2=26,将6比特的灰度数据转换成5比特的灰度数据11010即26。
上述在帧率控制单元5以帧率控制方式进行转换具体为当输入的灰度数据为110100,参见图4,D5=1,D4=1,D3=0,D2=1,D1=0,D0=0,由于与门电路的逻辑运算方法为对输入数据进行乘积运算,因此D5、D4、D3、D2以及D1输入与门一511,即在与门一511运算1×1×0×1×0=0,则与门一511输出0;与门一511经由非门一521和与门二512相连,数据D0输入与门二512,同时在与门二512上施加奇偶帧信号,则与门一511输入0经由非门一521输出1给与门二512,数据D0为0输入与门二512,并在与门二512施加奇偶帧信号,则无论奇偶帧信号是高电平还或低电平,即在与门二512运算1×0×0=0或1×0×1=0,则与门二512输出0;与门一511输入0给与门三513,D0为0经由非门二522输入与门三513,并在与门三513施加第三帧信号,则无论奇偶帧信号是高电平还或低电平,即在与门三513运算0×0×0=0或0×0×1=0,则与门三513输出0;在D1为0输入异或非门531,与门二512输入0给异或非门531,根据异或非的逻辑运算方法首先进行异或运算判断输入数据是否相同,如果相同,则输出0,如果不同,则输出1,然后再进行非门的逻辑运算,对所述异或运算的结果取反,则经异或非门531输出1;在与门三513输入0,异或非门531输入1给或非门541,根据或非的运算方法首先对输入数据相加进行或运算,然后对或运算的结果取反,即0+1=1,取反为0,则经或非门541输出0;或非门541与锁存器一561连接,输出OUT1=0。
在与门2输入0给与门四514,D1输入0给与门四514,经由与门四514运算输入0给异或门一551,D2为1输入给异或门一551,则异或门一551输出1;异或门一551与锁存器二562连接,输出OUT2=1。
在与门四514输入0给与门五515,D2输入1给与门五515,经由与门五515运算输入0给异或门二552,D3为0输入给异或门二552,则异或门二552输出0;异或门二552与锁存器二562连接,输出OUT3=0。
与门五515输入0给与门六516,D3为0输入给与门六516,则与门六516输入0给异或门三553,D4为1输入给异或门三553,则异或门三553输出1;异或门三553与锁存器四564连接,输出OUT4=1。
与门六516输入0给与门七517,D4为1输入给与门七517,则与门七517输入0给异或门四554,D5为1输入给异或门四554,则异或门四554输出1;异或门四554与锁存器五565连接,输出OUT5=1。
因此,6比特的灰度数据D5、D4、D3、D2、D1以及D0,即D[5:0]=110100,经由上述一系列逻辑门电路的运算,最终得到5比特的灰度数据OUT5、OUT4OUT3、OUT2以及OUT1即OUT[5:1]=11010,正好是灰度数据52即110100除以2之后的值26即11010。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
权利要求
1.一种用于薄膜晶体管的灰度调制装置,包括帧信号产生单元、灰度数据存储单元、灰度数据读取控制单元以及灰度电压选择单元,其特征在于,该装置还包括帧率控制单元,用于进行灰度数据转换,并将转换后的灰度数据输入灰度电压选择单元;所述帧信号产生单元经由所述帧率控制单元与所述灰度电压选择单元连接,所述灰度数据存储单元经由所述灰度数据读取控制单元和所述帧率控制单元与所述灰度电压选择单元连接。
2.根据权利要求1所述的用于薄膜晶体管的灰度调制装置,其特征在于,所述帧率控制单元,用于将获取的所述灰度数据转换成32级灰度的灰度数据,将32级灰度的灰度数据输入灰度电压选择单元;相应的,所述帧信号产生单元,用于产生帧信号并将产生的帧信号输入帧率控制单元;所述灰度数据存储单元,用于存储64级灰度的灰度数据;所述灰度数据读取控制单元,用于根据存储地址以及读取信号从所述灰度数据存储单元读取所述灰度数据,并将读取的灰度数据输入帧率控制单元;所述灰度电压选择单元,用于将32级灰度的灰度数据与32个电压进行一一对应后输出。
3.根据权利要求2所述的用于薄膜晶体管的灰度调制装置,其特征在于,所述帧信号为奇偶帧信号;所述帧率控制单元为以帧率控制方式完成灰度数据转换的帧率控制单元;其中,所述帧率控制方式为所述帧信号为偶数帧时,对所述灰度数据进行除以2的逻辑运算;所述帧信号为奇数帧时,对所述灰度数据进行加1后除以2的逻辑运算。
4.根据权利要求1、2或3所述的用于薄膜晶体管的灰度调制装置,其特征在于,所述帧率控制单元包括用于输入6比特灰度数据D5、D4、D3、D2、D1以及D0的数据线;用于进行与门逻辑运算的与门一、与门二、与门三、与门四、与门五、与门六以及与门七;用于进行非门逻辑运算的非门一以及非门二;用于进行异或非逻辑运算的异或非门;用于进行或非逻辑运算的或非门;用于进行异或逻辑运算的异或门一、异或门二、异或门三以及异或门四;用于锁住并消除信号毛刺的锁存器一、锁存器二、锁存器三、锁存器四以及锁存器五;数据D5、D4、D3、D2以及D1输入与门一;与门一经由非门一和与门二相连,数据D0输入与门二,同时在与门二上施加奇偶帧信号;与门二和异或非门连接,数据D1输入异或非门;异或非门和或非门连接,与门一经由与门三和或非门连接,数据D0输入非门二,非门二经由与门三和或非门连接,同时在与门三上施加第三帧信号;或非门和锁存器一连接,输出OUT1;与门二和与门四连接,数据D1输入与门四;与门四和异或门一连接,数据D2输入异或门一;异或门一和锁存器二连接,输出OUT2;与门五和与门四连接,数据D2输入与门五;与门五和异或门二连接,数据D3输入异或门二;异或门二和锁存器三连接,输出OUT3;与门六和与门五连接,数据D3输入与门六;与门六和异或门三连接,数据D4输入异或门三;异或门三和锁存器四连接,输出OUT4;与门七和与门六连接,数据D4输入与门七;与门七和异或门四连接,数据D5输入异或门四;异或门四和锁存器五连接,输出OUT5。
全文摘要
本发明公开了一种用于薄膜晶体管的灰度调制装置,包括帧信号产生单元、灰度数据存储单元、灰度数据读取控制单元以及灰度电压选择单元,还包括帧率控制单元,用于进行灰度数据转换,并将转换后的灰度数据输入灰度电压选择单元;所述帧信号产生单元经由所述帧率控制单元与所述灰度电压选择单元连接,所述灰度数据存储单元经由所述灰度数据读取控制单元和所述帧率控制单元与所述灰度电压选择单元连接。本发明的装置适用在要求显示效果比较高的电子产品领域,采用本装置在保证同样最佳显示效果的情况下,由于所采用灰度电压选择单元占用面积小,因此降低了驱动控制芯片的加工成本。
文档编号G09G5/10GK101025905SQ200710087468
公开日2007年8月29日 申请日期2007年3月20日 优先权日2007年3月20日
发明者文冠果 申请人:中兴通讯股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1