薄膜晶体管、显示基板及显示器件的制作方法
【专利摘要】本实用新型涉及显示技术领域，公开了一种薄膜晶体管、显示基板及显示器件。所述薄膜晶体管包括有源层、源电极和漏电极，所述有源层包括与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区,以及位于所述源电极接触区和漏电极接触区之间的沟道区。其中，所述源电极接触区和漏电极接触区的厚度小于所述沟道区的厚度，从而能够提高薄膜晶体管的导电性能，增大开态电流，改善薄膜晶体管的性能。另外，由于无需增加沟道的宽长比来增大开态电流，因此，薄膜晶体管的尺寸可以做得更小，对提升高分辨率显示产品的开口率非常有利。而且相对于现有技术中同样尺寸大小的薄膜晶体管，本实用新型的薄膜晶体管像素充电率更好。
【专利说明】
薄膜晶体管、显示基板及显示器件
技术领域
[0001]本实用新型涉及显示技术领域，特别是涉及一种薄膜晶体管、显示基板及显示器件。
【背景技术】
[0002]TFT IXD行业普遍采用的非晶硅TFT设计中，TFT打开工作时，导电沟道形成在非晶硅层的下界面，而源电极和漏电极却制作在非晶硅层的上界面，载流子需要从非晶硅层的上界面流动至非晶硅层的下界面，才能到达导电沟道，而非晶硅的导电性差，严重影响了TFT的导电特性，降低了开态电流1n。为了满足产品的充电率，需要增大导电沟道的宽长比来提高1n，这就降低了像素开口率，使得液晶显示屏功耗上升。
【实用新型内容】
[0003]本实用新型提供一种薄膜晶体管、显示基板及显示器件，用以解决载流子的流动需要经过厚度较大的非晶硅层，严重影响薄膜晶体管的导电特性的问题。
[0004]为解决上述技术问题，本实用新型实施例中提供一种薄膜晶体管，包括有源层、源电极和漏电极，所述有源层包括与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区，以及位于所述源电极接触区和漏电极接触区之间的沟道区，所述源电极接触区和漏电极接触区的厚度小于所述沟道区的厚度。
[0005]进一步地，所述源电极接触区和漏电极接触区的材料为多晶硅。
[0006]进一步地，所述沟道区的材料为多晶硅，且所述沟道区的晶粒比所述源电极接触区和漏电极接触区的晶粒大。
[0007]进一步地，所述源电极和所述漏电极设置在所述有源层上。
[0008]进一步地，所述源电极和漏电极与所述有源层之间还设置有欧姆接触层。
[0009]进一步地，所述源电极接触区的厚度与所述漏电极接触区的厚度一致。
[0010]进一步地，所述源电极接触区和漏电极接触区与所述沟道区为同层结构。
[0011]本实用新型实施例中还提供一种显示基板，采用如上所述的薄膜晶体管。
[0012]本实用新型实施例中还提供一种显示器件，采用如上所述的显示基板。
[0013]本实用新型的上述技术方案的有益效果如下:
[0014]上述技术方案中，设置源电极接触区和漏电极接触区的厚度小于所述沟道区的厚度，从而能够提高薄膜晶体管的导电性能，增大开态电流，改善薄膜晶体管的性能。另外，由于无需增加沟道的宽长比来增大开态电流，因此，薄膜晶体管的尺寸可以做得更小，对提升高分辨率显示产品的开口率非常有利。而且相对于现有技术中同样尺寸大小的薄膜晶体管，本实用新型的薄膜晶体管像素充电率更好。
【附图说明】
[0015]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0016]图1表示现有技术中薄膜晶体管的结构示意图；
[0017]图2表示本实用新型实施例中薄膜晶体管的结构示意图。
【具体实施方式】
[0018]对于薄膜晶体管，其有源层为半导体材料。当薄膜晶体管不工作时，有源层的导电性能很差。而当薄膜晶体管打开工作时，有源层位于源电极和漏电极之间的部分形成导电沟道，导电性好，能够传输载流子形成电流。
[0019]为了便于描述，如图1所示，定义有源层P与源电极2接触的区域为源电极接触区11 S与漏电极3接触的区域为漏电极接触区12'，而位于源电极接触区11'和漏电极接触区12'之间的区域为沟道区10'。沟道区10'在薄膜晶体管打开工作时，具有良好的导电性。
[0020]其中，源电极2和漏电极3与有源层I'的第一界面接触，定义有源层I与所述第一界面相对的界面为第二界面。当薄膜晶体管打开工作时，在沟道区10'形成导电沟道，且所述导电沟道位于有源层I的第二界面，则载流子需要穿过源电极接触区11'和漏电极接触区12'才能到达所述导电沟道，由于源电极接触区11'和漏电极接触区12'的材料为导电性差的半导体，因此会降低薄膜晶体管的导电性能。
[0021]为了解决上述技术问题，本实用新型对源电极接触区和漏电极接触区进行减薄，从而能够减小对薄膜晶体管的导电性能的影响，增大开态电流，改善薄膜晶体管的性能。
[0022]下面将结合附图和实施例，对本实用新型的【具体实施方式】作进一步详细描述。以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。
[0023]实施例一
[0024]如图2所示，本实施例中提供一种薄膜晶体管，包括有源层1、源电极2和漏电极3。有源层I由半导体材料制得，包括与源电极2接触的源电极接触区11、与漏电极3接触的漏电极接触区12，以及位于源电极接触区11和漏电极接触区之间12的沟道区10。其中，源电极接触区11和漏电极接触区12的厚度小于沟道区10的厚度。薄膜晶体管在工作状态，即打开时，在沟道区10形成导电沟道，载流子穿过所述源电极接触区和漏电极接触区到达所述导电沟道，所述导电沟道用于传输载流子，形成电流。
[0025]具体可以设置源电极接触区11和漏电极接触区12的厚度一致，且小于沟道区10的厚度。
[0026]本实用新型通过设置所述源电极接触区和漏电极接触区的厚度小于所述沟道区的厚度，从而能够提高薄膜晶体管的导电性能，增大开态电流，改善薄膜晶体管的性能。另夕卜，由于无需增加沟道区的宽长比来增大开态电流，因此，薄膜晶体管的尺寸可以做得更小，对提升高分辨率显示产品的开口率非常有利，能够降低功耗。而且相对于现有技术中同样尺寸大小的薄膜晶体管，本实用新型的薄膜晶体管像素充电率更好。
[0027]为了改善源电极2和漏电极3与有源层I的欧姆接触电阻，本实施例中在源电极2和漏电极3与有源层I之间设置欧姆接触层4。欧姆接触层4的材料可以但并不局限于为重掺杂半导体。
[0028]其中，有源层I的各部分可以为一体成型的同层结构，通过对同一半导体层的构图工艺制得。具体为，源电极接触区11、漏电极接触区12以及沟道区10为一体成型的同层结构，以简化制作工艺，降低成本。需要说明的是，在此并不是限定有源层I的各部分必须为一体成型的同层结构，也可以根据实际需求对有源层I的制作工艺进行改进，只需保证源电极接触区11和漏电极接触区12具有较小的厚度，能够提高薄膜晶体管的导电性能即可。
[0029]可选的，源电极接触区11和漏电极接触区12的材料为多晶硅，多晶硅具有较高的载流子迀移率，更有利于提高薄膜晶体管的导电性能。进一步地，当沟道区10的材料为多晶硅时，设置沟道区10的晶粒比源电极接触区11和漏电极接触区12的晶粒大，在提高开态电流的同时，还能够获得较小的关态电流，提升薄膜晶体管的性能。此时，可以通过以下方法制备薄膜晶体管的有源层I，包括:
[0030]形成非晶硅层，所述非晶硅层的图形与有源层I的图形一致；
[0031]利用激光透过一掩膜板照射所述非晶硅层，形成多晶硅层，由所述多晶硅层形成有源层I，所述掩膜板包括完全透光区域和部分透光区域，所述完全透光区域与沟道区10所在的区域位置对应，所述部分透光区域与源电极接触区11和漏电极接触区12所在的区域位置对应，其中，完全透光区域对应的非晶硅的晶化程度大于部分透光区域对应的非晶硅的晶化程度，使得有源层I的沟道区10的晶粒大于源电极接触区11和漏电极接触区12的晶粒。
[0032]需要说明的是，本实施例中膜层的图形是指:膜层在薄膜晶体管的基底上的正投影的图形。非晶硅的晶化程度越高，形成的多晶硅的晶粒越大。
[0033]上述方法制得的有源层I的各部分为一体成型的同层结构，源电极接触区11和漏电极接触区12的厚度一致，简化了制作工艺。其中，源电极接触区11和漏电极接触区12的厚度取决于所述部分透光区域的透光率。设定源电极接触区11和漏电极接触区12的厚度为C，沟道区10的厚度为b，则，相对于现有技术(结合图1所示)，本实用新型的源电极接触区11和漏电极接触区12的厚度共减薄2*(b-c)，当薄膜晶体管工作打开时，大大减小了载流子穿过的半导体层的厚度，使得更多的载流子到达导电沟道，增大薄膜晶体管的开态电流，改善薄膜晶体管的性能。
[0034]上述方法通过控制激光的透过率来控制彳_晶硅的晶化程度，当然，也可以通过控制激光照射的时间或功率来控制非晶硅的晶化程度，激光照射的时间越长、功率越高，非晶硅的晶化程度越高，具体的工艺过程与上述类似，在此不再详述。
[0035]本实施例中，所述薄膜晶体管具体包括:
[0036]基底100，当应用于显示器件上时，基底100选择透明基底，如:石英基底、玻璃基底；
[0037]设置在基底100上的栅电极5，由栅金属层图案化得到，所述栅金属层可以是Cu，Al ,Ag,Mo,Cr,Nd,Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu/Mo，Ti/Cu/Ti，Μο/Α1/Μο等；
[0038]覆盖栅电极5的栅绝缘层101，其材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体的，栅绝缘层10的材料可以是SiNx，Si0x或Si(ON)x;
[0039]设置在栅绝缘层101上的有源层I，包括与源电极接触的源电极接触区11、与漏电极接触的漏电极接触区12，以及位于源电极接触区11和漏电极接触区之间12的沟道区10;
[0040]设置在源电极接触区11上的源电极2;[0041 ]设置在漏电极接触区12上的漏电极3;
[0042]设置在源电极2和漏电极3与有源层I之间的欧姆接触层4。
[0043]上述薄膜晶体管为底栅型薄膜晶体管。
[0044]本实用新型的技术方案不仅适用于底栅型薄膜晶体管，还适用于其他类型的薄膜晶体管，如:顶栅型薄膜晶体管、共面型薄膜晶体管等，并对应的对薄膜晶体管的各结构的位置关系进行调整，例如:对于顶栅型薄膜晶体管，源电极和漏电极位于有源层的下方，对于共面型薄膜晶体管，源电极、漏电极和栅电极位于有源层的同一侧。其中，薄膜晶体管的有源层的材料可以为硅半导体，也可以为金属氧化物半导体材料。
[0045]实施例二
[0046]本实施例中提供一种显示基板和显示器件，所述显示基板采用实施例一中的薄膜晶体管，所述显示器件采用所述显示基板。
[0047]本实用新型的技术方案中，所述薄膜晶体管的有源层包括与源电极接触的源电极接触区和与漏电极接触的区域为漏电极接触区，通过减薄所述源电极接触区和漏电极接触区的厚度，从而能够提高薄膜晶体管的导电性能，由于无需增加沟道区的宽长比，就可以增大了开态电流，对提升高分辨率显示产品的开口率非常有利，能够降低功耗。而且相对于现有技术中同样尺寸大小的薄膜晶体管，本实用新型的薄膜晶体管像素充电率更好，提高了显示器件的显示质量。
[0048]所述显示器件可以为液晶显示面板、OLED显示面板、液晶显示器件、OLED显示器件等。
[0049]以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本实用新型的保护范围。
【主权项】
1.一种薄膜晶体管，包括有源层、源电极和漏电极，所述有源层包括与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区，以及位于所述源电极接触区和漏电极接触区之间的沟道区，其特征在于，所述源电极接触区和漏电极接触区的厚度小于所述沟道区的厚度。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源电极接触区和漏电极接触区的材料为多晶硅。3.根据权利要求2所述的薄膜晶体管，其特征在于，所述沟道区的材料为多晶硅，且所述沟道区的晶粒比所述源电极接触区和漏电极接触区的晶粒大。4.根据权利要求1-3任一项所述的薄膜晶体管，其特征在于，所述源电极和所述漏电极设置在所述有源层上。5.根据权利要求4所述的薄膜晶体管，其特征在于，所述源电极和漏电极与所述有源层之间还设置有欧姆接触层。6.根据权利要求1所述的薄膜晶体管，其特征在于，所述源电极接触区的厚度与所述漏电极接触区的厚度一致。7.根据权利要求1所述的薄膜晶体管，其特征在于，所述源电极接触区和漏电极接触区与所述沟道区为同层结构。8.一种显示基板，其特征在于，采用权利要求1-7任一项所述的薄膜晶体管。9.一种显示器件，其特征在于，采用权利要求8所述的显示基板。
【文档编号】H01L29/08GK205723551SQ201620686361
【公开日】2016年11月23日
【申请日】2016年7月1日
【发明人】吕振华, 尤杨, 王世君, 陈希, 薛艳娜, 李月, 包智颖, 张勇, 肖文俊, 王磊, 陈小川, 姜文博, 米磊
【申请人】北京京东方光电科技有限公司, 京东方科技集团股份有限公司