显示装置和布置像素电路的方法

专利名称：显示装置和布置像素电路的方法
技术领域：
本发明涉及一种显示装置和布置像素电路的方法，尤其涉及一种平板型显示装置和在这种平板型显示装置中布置像素电路的方法。

背景技术：
最近在显示装置领域，例如LCD(液晶显示器)平板、EL(电致发光)显示平板、PDP(等离子体显示平板)等等的平板型显示装置由于其薄、重量轻以及高清晰度的特点已经代替现有的CRT(阴极射线管)显示装置而成为主流。
关于平板型显示装置，由于像素电路可以由TFT(薄膜晶体管)构造，所以像素电路中结合包括电光元件的有源元件的有源矩阵显示装置可以为像素电路提供高功能性。
通常，具有TFT像素电路的有源矩阵显示装置包括分别与像素电路结合的校正电路，用于校正TFT特性例如阈值电压Vth的变化。例如，参见日本专利公开No.2005-345722。
然而，与像素电路结合的校正电路会增加用于向像素电路提供电源电压的电源线的数量。增加的电源线数量引起对布置像素的面积的限制，这对显示装置中尽力通过利用更多像素获得更高清晰度的显示性能的造成障碍。
已尝试将电源线放在两个相邻像素电路之间，这两个相邻的像素电路相对于该电源线对称布置从而共用该电源线。因此，减小了用于更高的清晰度显示性能的像素电路的布置区域。例如，参见日本专利公开No.2005-108528。
如果构成像素电路的晶体管是N沟道MOS晶体管，则利用一个低浓度源极/漏极结构，例如LDD(轻掺杂漏极)结构、DDD(双扩散漏极)结构或GDD(分级掺杂漏极)结构，或者利用偏置栅极结构释放漏极电场以提高耐压并减少泄漏是常规技术手段。例如，参见日本专利公开No.2000-208774。下面将详细描述LDD结构的细节。然而，其他结构也可以类似分析。
由于具有LDD结构，N沟道MOS晶体管基本可以被认为是具有与其源极和漏极分别相连的电阻的晶体管的等效物。根据例子，通过以栅极的形状形成抗蚀剂来确定LDD区域，并且通过利用源极/漏极构成抗蚀剂掩模形成抗蚀剂来确定源极/漏极区域。例如，参见日本专利公开No.2001-291870。
当制造具有LDD结构的晶体管时，由于LDD区域和源极/漏极区域分别由各自独立的过程形成，所以可以预知这些区域的长度将彼此独立地变化。实际上，如果LDD区域的长度改变，并变得比指定长度长，则LDD区域将具有大于指定值的电阻值。如果LDD区域的长度变得小于指定长度，则LDD区域的电阻值将小于指定值。
如附图10所示，如果漏极侧的LDD区域变得较长(其电阻值变得较大)，则源极侧的LDD区域就变得较短(其电阻值变得较小)。相反，如果漏极侧的LDD区域变得较短(其电阻值变得较小)，则源极侧的LDD区域就变得较长(其电阻值变得较大)。
以减小布置像素电路的面积为目的，如附图11所示，可以相对于电源线100对称地布置两个像素电路200A、200B。
为了对称地布置这两个像素200A、200B，布局结构可以被认为具有用于驱动电光元件201A、201B的驱动晶体管(TFT)202A、202B，这两个电光元件布置成使漏极区域(D)位于电源线100附近，并且源极区域(S)远离电源线100，即，与漏极区域(D)和源极区域(S)互连的线P平行于两个像素电路200A、200B的阵列方向(像素行的方向)延伸。
当LDD结构和沟道之间的位置关系在上述布置结构中经历变化时，由于这个变化相对于两个驱动晶体管202A、202B的在同一方向，如果驱动晶体管202A的漏极侧上的LDD区域变得较长且其源极侧的LDD区域变得较短，则驱动晶体管202B的漏极侧上的LDD区域变得较短，并且其源极侧的LDD区域变得较长。
当LDD区域由于LDD结构和沟道之间的位置关系的变化而发生改变时，LDD区域的电阻值在漏极侧和源极侧上是不同的。如果不同的电阻值在两个驱动晶体管202A、202B之间彼此相反，则驱动晶体管202A、202B的晶体管特性(TFT特性)就经历改变。由于LDD区域的变化导致的晶体管特性的像素对像素的变化是不能通过上述校正电路进行校正的特性的变化。
尽管上面已经描述了具有LDD结构的晶体管的问题，但问题并不局限于这种具有LDD结构的晶体管，还适用于所有具有低浓度源极/漏极区域的晶体管，例如具有DDD结构和GDD结构的晶体管，以及具有偏置栅极结构的偏置区域的晶体管。


发明内容
在本发明中，希望提供一种显示装置，其没有由于低浓度源极/漏极区域或偏置栅极结构的偏置区域的改变引起的晶体管特性的像素对像素变化，并且能够显示没有由于像素对像素变化而导致的质量恶化的高质量图像，以及一种用于使这种平板型显示装置显示高质量图像的像素电路的布置方法。
在本发明中，根据本发明提供一种显示装置，其包括具有像素电路矩阵的像素阵列，每个像素电路都分别具有用于确定显示亮度级的电光元件和用于驱动电光元件的驱动电路，其中相邻的两个像素电路彼此成对，并且相邻的两像素电路的每个驱动电路都包括至少一个具有低浓度源极/漏极区域或偏置栅极结构的偏置区域的晶体管，电光元件和相邻两像素电路的驱动电路如此布置使与至少一个晶体管的漏极区域和源极区域互连的线沿平行于像素阵列的像素电路像素列的方向延伸。
在上述结构的显示装置中，例如，如果具有低浓度源极/漏极区域或偏置栅极结构的偏置区域的晶体管例如是具有LDD结构的晶体管，则相邻的两像素电路彼此成对，并且两像素电路对称的电路部件布置成使与具有LDD结构的晶体管的漏极区域和源极区域互连的线沿平行于像素电路的像素列方向延伸。当LDD区域由于LDD结构和沟道之间的位置关系变化而改变时，即使LDD区域的电阻值在漏极和源极侧是不同的，这个不同的电阻值也相等地出现在两个像素电路的晶体管中。
特别地，如果一个像素电路的晶体管的漏极侧上的LDD区域变得较长(其电阻值变得较大)且其源极侧的LDD区域变得较短(其电阻值变得较小)，则另一个像素电路的晶体管的漏极侧的LDD区域也变得较长且其源极侧的LDD区域也变得较短。相反地，如果一个像素电路的晶体管的漏极侧的LDD区域变得较短且其源极侧的LDD区域变得较长，则另一个像素电路的晶体管的漏极侧的LDD区域也变得较短且其源极侧的LDD区域也变得较长。从而，消除了由于LDD区域的变化引起的晶体管特性的像素对像素变化。
根据本发明，相邻的两像素电路彼此成对，并且两像素电路对称的电路部件布置成消除了由于低浓度源极/漏极区域或偏置栅极结构的偏置区域的变化而引起的晶体管特性的像素对像素变化，因此，显示装置能够显示没有由于这种像素对像素变化引起的质量恶化的高图像质量的图像。
本发明的上述和其他特征及优点将根据下面的结合附图的描述而变得清楚，附图通过例子的方式说明了本发明的优选实施例。



图1是根据本发明示范性实施例的有源矩阵显示装置的结构图； 图2是示出像素电路的基本布置的电路图； 图3是示出像素电路的具体布置的电路图； 图4是示出写信号WS、驱动信号DS和第一、第二校正扫描信号AZ1、AZ2之间的时间关系，以及驱动晶体管的栅极电势Vg和源极电势Vs的变化的时间波形图； 图5是示出根据实施例1的条纹阵列中的对称布局的电路图； 图6是示出条纹阵列中的像素电路布局的示图； 图7是示出布局结构的示图，其中与驱动晶体管的漏极和源极互连的线P沿平行于像素列方向Y延伸； 图8是示出δ阵列中的像素电路布局的示图； 图9是示出根据实施例2的δ阵列中的对称布局的电路图； 图10是示出当LDD区域相对于沟道变化时电阻值之间的关系的图； 图11是示出相关技术的像素电路布局的电路图；及 图12是示出一个布局结构的示图，其中与驱动晶体管的漏极和源极互连的线P沿平行于像素行的方向X延伸。

具体实施例方式 图1以块形式示出了根据本发明示范性实施例的有源矩阵显示装置。
如图1所示，该根据示范性实施例的有源矩阵显示装置包括由具有用于确定显示亮度级的电光元件的二维矩阵像素电路10组成的像素阵列20、用于选择性地扫描像素阵列20中像素电路10的像素行的垂直扫描电路30、以及用于将数据信号(亮度数据)SIG写入由垂直扫描电路30选择的像素行的像素电路10中的数据写入电路40。
稍后将描述像素电路10的具体电路细节。为了简短起见，将像素阵列20示为具有布置成三像素行和四像素列的矩阵的像素电路1。例如，像素电路10的每个像素行都与四条扫描线21到24结合，以及像素电路10的每个像素列都与数据线(信号线)25和两条用于提供电源电势V1、V2的电源线26、27结合。
像素阵列20通常在提供平板结构的透明绝缘基底上形成，例如玻璃基底或类似基底。像素阵列20的每个像素电路10都包括一个非晶形的TFT(薄膜晶体管)或一个低温多晶硅TFT。如果每个像素电路10都包括一个低温多晶硅TFT，则垂直扫描电路30和数据写入电路40也完整地形成在像素阵列20的平板上。
垂直扫描电路30包括分别与四条扫描线21到24关联的第一到第四垂直(V)扫描器31到34。例如，第一到第四垂直扫描器31到34包括移位寄存器，分别以各自的时间输出第一到第四扫描脉冲VSCAN1到VSCAN4。第一到第四扫描脉冲VSCAN1到VSCAN4通过扫描线21到24提供给像素阵列20中像素电路10的像素行。
(像素电路) 图2示出了每个像素电路10的基本布置。如图2所示，像素电路10包括有机EL元件11、驱动晶体管12、写入晶体管13和校正电路14，有机EL元件作为用于确定显示亮度级的电光元件，用于根据流过其的电流改变其发光亮度级；驱动晶体管12和写入晶体管作为驱动有机EL元件11的有源元件。驱动晶体管12、写入晶体管13和校正电路14共同组成用于驱动有机EL元件11的驱动电路。
有机EL元件11包括与电源电势VSS(例如，地电势GND)相连的阴极。可以包括N沟道TFT的驱动晶体管12连接在电源电势VDD(例如，正电源电势)和有机EL元件11的阳极之间。驱动晶体管12根据由写入晶体管13写入的数据信号SIG的信号电势向有机EL元件11提供驱动电流。
可以包括N沟道TFT的写入晶体管13连接在数据线25和校正电路14之间。当如图1所示的从第一垂直扫描器31输出的扫描脉冲VSCAN1施加到写入晶体管13的栅极时，写入晶体管13对数据信号SIG进行采样，并将采样的数据信号SIG写入像素电路10。校正电路14在通过两条电源线26、27提供的电源电势V1、V2的作用下操作，用来校正每个像素驱动晶体管12的阈值电压Vth和迁移率μ的变化。
校正电路14在其作用下操作的电源电势不必局限于电源电势V1、V2，例如可以是电源电势VDD和电源电势VSS。
图3示出了像素电路10的具体布置。如图3所示，像素电路10包括三个开关晶体管15、16、17和电容18以及有机EL元件11、驱动晶体管12和写入晶体管13。
例如，可以包括P沟道TFT的开关晶体管15具有与电源电势VDD相连的源极、与驱动晶体管12的漏极相连的漏极和施加了由图1所示的第二垂直扫描器32输出的扫描脉冲VSCAN2的栅极。例如，可以包括N沟道TFT的开关晶体管16具有与驱动晶体管12的源极和有机EL元件11的阳极之间的结点相连的漏极、与电源电势Vini相连的源极和施加了由图1所示的第三垂直扫描器33输出的扫描脉冲VSCAN3的栅极。
例如，可以包括N沟道TFT的开关晶体管17具有与电源电势Vofs相连的漏极、与写入晶体管13的漏极(驱动晶体管12的栅极)相连的源极和施加了由图1所示的第四垂直扫描器34输出的扫描脉冲VSCAN4的栅极。电容18的一端连接至驱动晶体管12的栅极和写入晶体管13的漏极之间的结点，另一端连接至驱动晶体管12的源极和有机EL元件11的阳极之间的结点。
开关晶体管16、17和电容18共同组成图3所示的校正电路14，即，用于校正每个像素驱动晶体管12的阈值电压Vth和迁移率μ的变化。通过两条电源线26、27向校正电路14提供电源电势V1、V2。电源电势V2(或者电源电势V1)用作电源电势Vini，并且电源电势V1(或者电源电势V2)用作电源电势Vofs。
在图3所示的具体布置中，驱动晶体管12、写入晶体管13和开关晶体管16、17包括N沟道TFT，以及开关晶体管15包括P沟道TFT。导电型的驱动晶体管12、写入晶体管13和开关晶体管15、16、17的组合仅仅作为示例给出，并且这些晶体管并不局限于所述的导电型。
上述连接的像素电路10的部件如下进行操作当写入晶体管13导通时，其对通过数据线25提供的数据信号SIG的信号电压Vsig(＝Vofs+Vdata；Vdata＞0)进行采样。电容18保持所采样的信号电压Vsig。当开关晶体管15导通时，其向驱动晶体管12提供来自电源电势VDD的电流。
当开关晶体管15导通时，驱动晶体管12根据电容18保持的信号电压Vsig向有机EL元件11提供电流值，从而驱动有机EL元件11(电流驱动)。当开关晶体管16、17导通时，它们在驱动有机EL元件11之前检测驱动晶体管12的阈值电压Vth，并将检测的阈值电压Vth保持在电容18中，从而消除阈值电压Vth的影响。
作为保证像素电路10正常工作的条件，第三电源电势Vini被设定为通过从第四电源电势Vofs减去驱动晶体管12的阈值电压Vth而获得的电平。换句话说，第三电源电势Vini、阈值电压Vt h和第四电源电势Vofs的值彼此相关，如Vini＜Vofs-Vth。另外，代表有机EL元件11的阴极电势Vcat(在图3中为地电势GND)与有机EL元件11的阈值电压Vthel之和的电平高于通过从第四电源电势Vofs中减去驱动晶体管12的阈值电压V th而获得的电平。换句话说，阴极电势Vcat、阈值电压Vthel、第四电源电势Vofs、阈值电压Vth和第三电源电势Vini的值彼此相关，如Vcat+Vthel＞Vofs-Vth(＞Vini)。
下面参考图4所示的时间波形图描述二维矩阵形式的像素电路10的有源矩阵显示装置的电路操作。在图4所示的时间波形图中，从时刻t1到时刻t9的期间表示一个场周期。在一个场周期中，每次一行地顺序扫描像素阵列20的像素行。
图4示出了通过第一到第四扫描线21到24施加给像素电路10的扫描脉冲VSCAN1到VSCAN4之间的时间关系，以及当驱动第i个像素行的像素电路时驱动晶体管12的栅极电势Vg和源极电势Vs的变化。
由于写入晶体管13和开关晶体管16、17是N沟道型，所以第一扫描脉冲VSCAN1和第三及第四扫描脉冲VSCAN3、VSCAN4的高电平(电源电势VDD；在下文称为“H电平”)状态被称为有源状态，和低电平(电源电势VSS(GND电平)；在下文称为“N电平”)状态被称为无源状态。由于开关晶体管15是P沟道型，所以第二扫描脉冲VSCAN2的“L”电平状态被称为有源状态，和其“H”电平状态被成为无源状态。
(发光周期) 在通常的发光周期(t7到t8)中，当第一垂直扫描器31输出的第一扫描脉冲VSCAN1、第二垂直扫描器32输出的第二扫描脉冲VSCAN2以及第三和第四垂直扫描器33、34输出的第三和第四扫描脉冲VSCAN3、VSCAN4是“L”电平时，第三和第四开关晶体管16、17是不导通(off)的，而开关晶体管15是导通的(on)。
这时，由于驱动晶体管12被设计成在一个饱和范围内操作，所以其作为恒定电流源运行。结果，驱动晶体管12通过开关晶体管15向有机EL元件11提供恒定漏极到源极电流Ids，由下面的方程(1)表示。
Ids＝(1/2)·μ(W/L)Cox(Vgs-Vth)2……(1) 其中Vth表示驱动晶体管12的阈值电压，μ表示迁移率，W表示沟道宽度，L表示沟道长度，Cox表示每单位面积的栅极电容，和Vgs表示栅极到源极电压。
当第二扫描脉冲VSCAN2从“L”电平变为“H”电平时，开关晶体管15不导通，以停止有机EL元件11的发光。现在，像素电路10进入不发光周期。
(阈值校正准备周期) 在开关晶体管15不导通时，当第三和第四垂直扫描器33、34输出的第三和第四扫描脉冲VSCAN3、VSCAN4在时刻t1(t9)从“L”电平变为“H”电平时，开关晶体管16、17导通。现在，像素电路10进入稍后描述的用于校正(消除)驱动晶体管12的阈值电压V th的变化的阈值校正准备周期。
开关晶体管16、17中的任何一个都可以早于另一个导通。当开关晶体管16、17导通时，通过开关晶体管17向驱动晶体管12的栅极提供电源电势Vofs，并且通过开关晶体管16向驱动晶体管12的源极(有机EL元件11的阳极)提供电源电势Vini。
这时，由于Vini＜Vcat+Vthel的电平关系，所以有机EL元件11被反向偏置。因此，没有电流流过有机EL元件11，并且无光从其发出。驱动晶体管12的栅极到源极电压Vgs具有由Vofs-Vini表示的值。这个值满足Vofs-Vini＞Vth的电平关系。
在时刻t2，第三垂直扫描器33输出的第三扫描脉冲VSCAN3从“H”电平变为“L”电平，使开关晶体管16不导通，于是阈值校正准备周期结束。
(阈值校正周期) 此后，在时刻t3，第二垂直扫描器32输出的第二扫描脉冲VSCAN2从“H”电平变为“L”电平，开关晶体管15导通。当使开关晶体管15导通时，电流流过电源电势VDD到开关晶体管15到电容18到开关晶体管17到电源电势Vofs的通路。
这时，驱动晶体管12的栅极电压Vg保持为电源电势Vofs，允许该电流持续流过上述通路直到驱动晶体管12切断，即，其从导通状态变为不导通状态。这时，驱动晶体管12的源极电压Vs随时间从电源电势Vini逐渐升高。
当驱动晶体管12的栅极到源极电压Vgs随着一定时间的流逝而达到驱动晶体管12的阈值电压Vth时，驱动晶体管12被切断。驱动晶体管12的栅极和源极之间的电势差Vth作为阈值校正电势保持在电容18中。这时， Vel＝Vofs-Vth＜Vcat+Vthel。
此后，在时刻t4，第二垂直扫描器32输出的第二扫描脉冲VSCAN2从“L”电平变为“H”电平，并且第四垂直扫描器34输出的第四扫描脉冲VSCAN4从“H”电平变为“L”电平，使开关晶体管15、17不导通。从时刻t3到时刻t4的周期作为检测驱动晶体管12的阈值电压Vth的周期。检测周期t3到t4称为阈值校正周期。
当开关晶体管15、17在时刻t4不导通时，阈值校正周期结束。这时，如果开关晶体管15早于开关晶体管17不导通，则可以防止驱动晶体管12的栅极电压Vg发生变化。
(写入周期) 此后，在时刻t5，从第一垂直扫描器31输出的第一扫描脉冲VSCAN1从“L”电平变为“H”电平，写入晶体管13导通。现在像素电路10进入写入输入信号电压Vsig的周期。在这个写入周期中，输入信号电压Vsig由写入晶体管13采样，并写入电容18。
有机EL元件11具有电容元件。如果有机EL元件11的该电容元件的电容值用Coled，电容18的电容值用Cs表示，并且驱动晶体管12的寄生电容的电容值用Cp表示，则驱动晶体管12的栅极到源极电压Vgs由下面的方程(2)确定 Vgs＝{Coled/(Coled+Cs+Cp)} (Vsig-Vofs)+Vth…(2) 通常，有机EL元件11的电容元件的电容值Coled远远大于电容18的电容值Cs和驱动晶体管12的寄生电容值Cp。因此，驱动晶体管12的栅极到源极电压Vgs实质上表示为(Vsig-Vfs)+Vth。此外，由于电容18的电容值Cs远远小于有机EL元件11的电容元件的电容值Coled，所以大部分信号电压Vsig被写入电容18。更准确地，信号电压Vsig与驱动晶体管12的源极电势Vs即电源电压Vini之间的差Vsig-Vini被写作数据电压Vdata。
这时，数据电压Vdata(＝Vsig-Vini)保持在电容18中，被加到电容18中保持的阈值电压Vth上。换句话说，保持在电容18中的电压，即，驱动晶体管12的栅极到源极电压Vgs表示成Vsig-Vini+Vth。如果为了简化Vini＝0V，则栅极到源极电压Vgs表示为Vsig+Vth。由于阈值电压Vth预先保持在电容18中，所以可以校正阈值电压Vt h的变化或随时间的变化，如下所述。
特别地，由于阈值电压Vth预先保持在电容18中，所以当驱动晶体管12由信号电压Vsig驱动时，驱动晶体管12的阈值电压Vth被电容18中保持的阈值电压Vth抵消。另外规定，由于阈值电压Vth被校正，因此即使每个像素的阈值电压Vth允许改变或随时间变化，有机EL元件11的发光亮度级也不管这个改变或随时间的变化而保持恒定。
(迁移率校正周期) 在第一扫描脉冲VSCAN1处于“H”电平时，当第二垂直扫描器32输出的第二扫描脉冲VSCAN2在时刻t6从“H”电平变为“L”电平时，开关晶体管15导通，于是数据写入周期结束。现在像素电路10进入校正驱动晶体管12的迁移率μ的变化的迁移率校正周期。迁移率校正周期是这样一个周期，其中第一扫描脉冲VSCAN1的有源周期(“H”电平周期)和第二扫描脉冲VSCAN2的有源周期(“H”电平周期)彼此重叠。
当开关晶体管15导通时，电源电势VDD开始向驱动晶体管12提供电流。因此，像素电路10从不发光周期变为发光周期。在写入晶体管13仍然导通的周期中，即，t6到t7的周期，其中采样周期的后部分和发光周期的前部分彼此重叠，执行迁移率校正以消除驱动晶体管12的漏极到源极电流Ids对迁移率μ的依赖。
在t6到t7的周期中，其是用于执行迁移率校正的发光周期的前部分，漏极到源极电流Ids在驱动晶体管12中流动，同时驱动晶体管12的栅极电势Vg绑定信号电势Vsig。此时，如果Vofs-Vth＜Vthel，则有机EL元件11被反向偏压。因此，即使像素电路10处于发光周期，有机EL元件11也不发光。
在迁移率校正周期t6到t7中，当有机EL元件11被反向偏置时，有机EL元件11显示出单纯的电容特性而不是二极管特性。因此，驱动晶体管12中流动的漏极到源极电流Ids被写入电容C(＝Cs+Coled)，其代表电容18的电容值Cs与有机EL元件11的电容元件的电容值Coled的组合。当漏极到源极电流Ids被写入电容C时，驱动晶体管12的源极电势Vs升高。在图4所示的时间波形图中，源极电势Vs的增量表示为ΔV。
由于源极电势Vs的增量ΔV用来从保持在电容18中的驱动晶体管12的栅极到源极电压Vgs中减去，或者另外规定，以便释放电容18中存储的电荷，所以应用负反馈环。因此源极电势Vs的增量ΔV表示负反馈环的反馈变量。此时，栅极到源极电压Vgs表示为Vsig-ΔV+Vth。当驱动晶体管12中流动的漏极到源极电流Ids输入到驱动晶体管12的栅极时，即，通过负反馈环对照栅极到源极电压Vgs提供，可以校正驱动晶体管12的迁移率μ的变化。
(发光周期) 此后，在时刻t7，第一垂直扫描器31输出的第一扫描脉冲VSCAN1转为“L”电平，使写入晶体管13不导通。迁移率校正周期结束，并且像素电路10进入发光周期。结果，驱动晶体管12的栅极与数据线25断开，不再向其施加信号电压Vsig。驱动晶体管12的栅极电势Vg与其源极电势Vs一起升高。在栅极电势Vg升高期间，保持在电容18中的栅极到源极电压Vgs保持为Vsig-ΔV+Vth。
当驱动晶体管12的源极电势Vs升高时，有机EL元件11被带出反向偏置状态。当漏极到源极电流Ids从驱动晶体管12流进有机EL元件11时，有机EL元件11开始发光。
这时，漏极到源极电流Ids和栅极到源极电压Vgs之间的关系通过下面的方程(3)表示，其通过用Vsig-ΔV+Vth代替上面的方程(1)中的Vgs而获得。
Ids＝kμ(Vgs-Vth)2 ＝kμ(Vsig-ΔV)2…(3) 其中k＝(1/2)(W/L)Cox。
如可从方程(3)看出的那样，取消了驱动晶体管12的阈值电压Vth项，并且驱动晶体管12向有机EL元件11提供的漏极到源极电流Ids不依赖于驱动晶体管12的阈值电压Vth。基本上，漏极到源极电流Ids由输入信号电压Vsig确定。另外规定，有机EL元件11不受驱动晶体管12的阈值电压Vth的变化或随时间的改变影响，并且以取决于输入信号电压Vsig的亮度级发光。
方程(3)还表示输入信号电压Vsig由反馈变量ΔV校正，当漏极到源极电流Ids通过负反馈环施加到驱动晶体管12的栅极时，该变量增加。反馈变量ΔV用于抵消方程(3)的系数部分中的迁移率μ的作用。因此，漏极到源极电流Ids基本上仅取决于输入信号电压Vsig。因此，有机EL元件11不仅不受驱动晶体管12的阈值电压Vth的改变或随时间的变化的影响，也不受驱动晶体管12的迁移率μ的改变或随时间的变化的影响，并且以取决于输入信号电压Vsig的亮度级发光。因此，显示装置能够显示具有均匀图像质量而无条纹和亮度不均匀问题的图像。
最后，在时刻t8，第二垂直扫描器32输出的第二扫描脉冲VSCAN2从“L”电平变为“H”电平，使开关晶体管15不导通。电源电势VDD向驱动晶体管12提供的电流被切断，结束了发光周期。此后，在时刻t9(t1)开始下一个场，重复上述的阈值校正、迁移率校正和发光的序列。
在包括一个包括有机EL元件11作为电流驱动电光元件的像素电路10的矩阵的有源矩阵显示装置中，有机EL元件11的I-V特性随有机EL元件11的发光时间增加而改变。当有机EL元件11的I-V特性变化时，在有机EL元件11的阳极和驱动晶体管12的源极之间的结点处的电势也变化。
然而，关于根据本发明的有源矩阵显示装置，由于驱动晶体管12的栅极到源极电压Vgs保持恒定，所以有机EL元件11中流动的电流不发生变化。因此，即使当有机EL元件11的I-V特性变化时，因为恒定的漏极到源极电流Ids持续流动在有机EL元件11中，所以有机EL元件11的发光亮度级也不会改变(补偿有机EL元件11特性波动的功能)。
在写入输入信号电压Vsig之前，驱动晶体管12的阈值电压Vth提前保持在电容18中以抵消(校正)驱动晶体管12的阈值电压Vth，从而使不受每个像素阈值电压Vth的变化或随时间改变影响的恒定漏极到源极电流Ids流进有机EL元件11。因此，显示装置能够显示高图像质量的图像(补偿驱动晶体管12的阈值电压Vth变化的功能)。
在迁移率校正周期t6到t7中，通过负反馈环向驱动晶体管12的栅极施加漏极到源极电流Ids，以用反馈变量ΔV校正输入信号电压Vsig。驱动晶体管12的漏极到源极电流Ids对迁移率μ的依赖因此而抵消掉，并且取决于输入信号电压Vsig的漏极到源极电流Ids仅流入有机EL元件11。因此，显示装置能够显示均匀图像质量而无条纹和亮度不均匀问题的图像，该问题是由驱动晶体管12的每个像素的迁移率μ的变化或随时间的改变引起的(补偿驱动晶体管12的每个像素的迁移率μ的变化或随时间的改变的功能)。
(像素电路的布置) 下面描述根据本发明的像素电路10的布置。
(实施例1) 根据实施例1，彩色显示装置从像素电路10的有机EL元件11发出R(红色)、G(绿色)、B(蓝色)的光，这些有机EL元件被布置在条形阵列中，其中用于产生不同颜色的有机EL元件11被安置在各自的条形。
如图1所示，扫描线21到24沿像素电路10的像素行延伸，并且数据线25沿像素电路10的像素列延伸。用于提供电源电势VDD的电源线(未示出)和用于提供电源电压V1、V2的电源线26、27沿像素电路10的像素列延伸。
如图1所示，像素阵列20包括每个像素行中的多对两水平相邻的像素电路10，并且两条数据线25与每对中的两像素电路10相关联，并布置在一对像素电路10的各个相对侧面上。例如，第一列中的像素电路10(1，1)和第二列中的像素电路10(1，2)成对位于第一像素行中。与第一列相关联的数据线25-1布置在该对像素电路10(1，1)、10(1，2)的一侧，而与第二列相关联的数据线25-2布置在该对像素电路10(1，1)、10(1，2)的另一侧。
由于这些数据线25-1、25-2(参见图5)布置在该对像素电路10(1，1)、10(1，2)的各个相对侧上，该对像素电路在该像素行中彼此相邻布置，所以像素电路10(1，1)、10(1，2)的有机EL元件11、驱动晶体管12、写入晶体管13和校正电路14关于像素电路10(1，1)、10(1，2)之间的中线0水平对称地分布。
结果，如图6所示，三行四列的条形阵列的像素阵列20中的像素电路10在每个单元(对)的两个相邻像素列中的形状是水平对称的。在图6中，每个像素电路10的形状表示为字母“F”或是其反转的形状以便更容易地理解该对称结构。
像素电路10的“水平对称”布置不仅包括完整的水平对称布置，还包括下述改进的水平对称布置。
像素电路10根据它们从有机EL元件11发出的颜色(R，G，B)可以具有不同的像素常数，并且晶体管12到17和电容18(参见图3)由于这个不同的像素常数可以具有不同的尺寸。因此，由晶体管12到17和电容18的尺寸确定的像素电路10的布置可以不是完整的水平对称布置。另外，用于提供电源电压V1、V2给像素电路10的电源线26、27(参见图1)和与电源线26、27相关联的接触孔可以不具有完整的水平对称图案，因为电源电压V1、V2提供给不同的电路。这些改进的水平对称布置应该解释为被水平对称布置覆盖。
由于具有成对的像素电路10(1，1)、10(1，2)的水平对称布置，因此用于提供电源电势VDD的电源线28可以被布置在奇数号像素电路和偶数号像素电路之间的中线0上，从而可以由像素电路10(1，1)、10(1，2)共享。因此，成对的像素电路10(1，1)、10(1，2)的布置保持对称，并且像素电路10的布置面积小于如果电源线28与各个像素列相关联的情况。
关于每个像素电路10的驱动晶体管12、写入晶体管13和开关晶体管15到17的布置，例如，下面将描述驱动晶体管12的布置，其用于根据输入信号电压Vsig向有机EL元件11提供电流使有机EL元件11发光。
由于驱动晶体管12包括N沟道MOS晶体管，所以为了释放漏极电场以增加耐压并降低泄漏，驱动晶体管12通常具有LDD结构。具有LDD结构的驱动晶体管12通过采用下述布置结构进行布置。
如图7所示，为了布置驱动晶体管12，驱动晶体管12这样形成以使与其漏极区域(D)和源极区域(S)互连的线P平行于像素阵列20的像素列方向Y延伸。驱动晶体管12的漏极区域(D)电气连接到提供电源电势VDD的电源线28，其由驱动晶体管12共享，并沿两相邻像素列(两个相邻像素电路10(1，1)、10(1，2))之间的像素列方向Y延伸。驱动晶体管12的源极区域(S)电气连接到有机EL元件11的各个阳极。
如上所述，同一像素行中的两个像素电路10(1，1)、10(1，2)成对，并且电路部件关于两个像素电路之间的电源线28对称布置，从而使与具有LDD结构的晶体管，例如驱动晶体管12的漏极区域(D)和源极区域(S)互连的线P平行于像素列的方向Y延伸。这个布置提供以下优点 即使当LDD区域由于LDD结构和沟道之间的位置关系的变化而变化时LDD区域在漏极和源极侧的电阻值不同，如图10所示，该不同的电阻值在两个像素电路10(1，1)、10(1，2)的驱动晶体管12中等同地发生。
特别地，如果像素电路10(1，1)的驱动晶体管12的漏极侧的LDD区域变长(其电阻值变大)且其源极侧的LDD区域变短(其电阻值变小)，则另一个像素电路10(1，2)的驱动晶体管12的漏极侧的LDD区域也变长，并且其源极侧的LDD区域也变短。
相反地，如果像素电路10(1，1)的驱动晶体管12的漏极侧的LDD区域变短且其源极侧的LDD区域变长，则另一个像素电路10(1，2)的驱动晶体管12的漏极侧的LDD区域也变短，并且其源极侧的LDD区域也变长。因此，消除了由于LDD区域的变化引起的驱动晶体管12特性的像素对像素的改变，于是，显示装置能够显示高图像质量的图像而无由这种像素对像素改变引起的质量恶化。
在实施例1中，驱动晶体管12这样布置以使与其漏极区域(D)和源极区域(S)互连的线P平行于像素阵列20的像素列方向Y延伸。然而，可以类似地布置具有LDD结构的其他N沟道晶体管，例如晶体管13、16、17(参见图3)。
由于驱动晶体管12是根据输入信号电压Vsig向有机EL元件11提供电流从而使有机EL元件11发光的类比晶体管，所以驱动晶体管12的特性变化对有机EL元件11的发光亮度级具有很大的影响。因此，驱动晶体管12的上述布置有效地防止了由于驱动晶体管12的特性变化导致的图像质量恶化，从而更有利于显示高质量图像。
(实施例2) 根据实施例2，彩色显示装置从像素电路10的有机EL元件11发出R(红色)、G(绿色)、B(蓝色)的光，这些有机EL元件布置在δ阵列中，其中用于产生不同颜色的有机EL元件11布置成三角形，相邻像素行位移1/2像素节距。
根据像素电路10的δ阵列，如图8所示，两相邻像素行，即，上和下像素行中的像素电路布置在相反的方向。在图8中，每个像素电路10的形状都表示为字母“F”或者其反转的形状以便更容易地理解该布置。
在两个相邻的像素行，即，上和下像素行中，两个倾斜相邻的像素电路，具体地，R像素电路和B像素电路，或G像素电路和R像素电路，或B像素电路和G像素电路彼此成对。例如，第一列与第一行中的像素电路10(1，1)和第一列与第二行中的像素电路10(1，2)彼此成对，并且如图9所示，用于提供电源电势VDD的电源线28由像素电路10(1，1)和像素电路10(1，2)共享。如同条形阵列，像素电路10的布置面积小于如果电源线28与各个像素列相关联的情况。
为了将驱动晶体管12布置成δ阵列，如同条形阵列，驱动晶体管12这样形成以使与其漏极区域(D)和源极区域(S)互连的线P平行于像素阵列20的像素列的方向Y延伸(参见图7)。
如上所述，两个相邻像素行，即，上和下像素行中的两个倾斜相邻的像素电路10(1，1)、10(2，2)成对，并且电路部件关于两个像素电路之间的电源线28对称布置，从而使与具有LDD结构的晶体管，例如驱动晶体管12的漏极区域(D)和源极区域(S)互连的线P平行于像素列的方向Y延伸。如同实施例1，消除了驱动晶体管12的特性由于LDD区域的变化而发生的像素对像素变化，于是显示装置能够显示高图像质量的图像而无由这种像素对像素变化导致的质量恶化。
如同实施例1，上述布置不局限于驱动晶体管12。其他具有LDD结构的N沟道晶体管，例如晶体管13、16、17(参见图3)也可以类似地布置。
在上述示范性实施例中，已经描述了将本发明应用于具有LDD结构的晶体管。然而，本发明并不局限于具有LDD结构的晶体管，还可以用于所有具有低浓度源极/漏极区域的晶体管，例如具有DDD结构的晶体管和具有GDD结构的晶体管，以及具有偏置栅极结构的偏置区域的晶体管。
根据示范性实施例的像素电路10仅仅作为例子示出。本发明还可以用于包括像素电路矩阵的显示装置，每个像素电路都包括除了有机EL元件11之外的至少一驱动晶体管12、写入晶体管13和电容18。
已经描述了本发明用于包括用于显示三原色(R，G，B)的像素电路的显示装置。由于本发明涉及像素电路的布置，而不涉及颜色布置，所以本发明还可以用于单色显示装置和具有其他原色阵列以及补色阵列(例如，黄色、青色、品红色和绿色)的彩色显示装置。
在上述示范性实施例中，已经描述了本发明可以用于有机EL显示装置，其中有机EL元件作为像素电路10中的电光元件被采用。然而，本发明还可以用于所有采用电流驱动电光元件(发光元件)的显示装置，该元件的发光亮度级随着流经其的电流而变化。
尽管已经利用具体术语描述了本发明的优选实施例，但这种描述仅仅是为了说明。对本领域技术人员显而易见的是，在不脱离权利要求本质的情况下可以进行变化和改变。因此，这些变化和改变可以理解为包含在后面权利要求的精神或范围内。
权利要求
1.一种显示装置，包括
像素阵列，具有像素电路的矩阵，每个像素电路都包括各自的电光元件和各自的用于驱动所述电光元件的驱动电路；
其中相邻的两个所述像素电路彼此成对，并且所述两个相邻像素电路的每个所述驱动电路都包括至少一个具有低浓度源极/漏极区域或偏置栅极结构的偏置区域的晶体管，将所述电光元件和所述两个相邻像素电路的所述驱动电路布置成使与所述至少一个晶体管的漏极区域和源极区域互连的线沿平行于所述像素阵列的像素电路的像素列方向延伸。
2.根据权利要求1的显示装置，其中所述的至少一个晶体管是用于根据输入信号电压向所述电光元件提供电流而使所述电光元件发光的驱动晶体管。
3.一种布置显示装置的像素电路的方法，该显示装置包括具有矩阵像素电路的像素阵列，每个像素电路都包括各自的电光元件和各自的用于驱动所述电光元件的驱动电路，所述方法包括步骤
使两个相邻的所述像素电路彼此成对，所述相邻两像素电路的每个所述驱动电路包括至少一个具有低浓度源极/漏极区域或偏置栅极结构的偏置区域的晶体管；及
布置所述两相邻像素电路的所述电光元件和所述驱动电路，使与所述至少一个晶体管的漏极区域和源极区域互连的线沿平行于所述像素阵列的像素电路的像素列方向延伸。
全文摘要
这里公开了一种显示装置，包括具有像素电路矩阵的像素阵列，每个像素电路都包括各自用于确定显示亮度级的电光元件和各自用于驱动电光元件的驱动电路；其中相邻的两像素电路彼此成对，并且相邻两像素电路的每个驱动电路都包括至少一个具有低浓度源极/漏极区域或偏置栅极结构的偏置区域的晶体管，相邻两像素电路的电光元件和驱动电路布置成使与至少一个晶体管的漏极区域和源极区域互连的线沿平行于像素阵列的像素电路的像素列方向延伸。
文档编号G09F9/30GK101119602SQ20071014643
公开日2008年2月6日 申请日期2007年8月2日 优先权日2006年8月2日
发明者浅野慎, 甚田诚一郎, 冨田昌嗣, 藤村宽 申请人:索尼株式会社