图像处理电路、显示装置以及印刷装置的制作方法

专利名称：图像处理电路、显示装置以及印刷装置的制作方法
技术领域：
本发明涉及用于进行图像的平滑化的技术。
技术背景作为图像处理技术之一，广泛公知有称作抗混叠(anti-aliasing)的图 像平滑化的技术。在该抗混叠处理中，在输入图像中根据例如4行X4列 的总计16个像素的像素值算出一个像素的像素值，生成所算出的像素值 构成的输出图像并输出。例如在对描绘了由白和黑的像素表现的文字的图 像实施该抗混叠处理时，能够采用中间色来补偿该文字的轮廓。由此，能 够使在倾斜地描绘的轮廓部分产生的称作边缘不整齐(jaggy)的阶梯状的 锯齿纹成为平滑的曲线。在专利文献l中，公开了用于通过硬件来实现该 抗混叠处理的技术。专利文献l:特开2004—287964号公报实施抗混叠处理后的图像数据，在暂时写入到VRAM (Video Random Access Memory)等存储器后，从该存储器中读出并显示在显示体上。在 该显示体的灰度数为例如16灰度的情况下，每一像素的像素值通过4位 的位串来表现。另一方面，在一般的存储器中，通过一次存储器访问 (access)所写入的数据量为32位。作为将像素值写入存储器的方法，采 用将例如每一像素的像素值按每次4位写入存储器的方法时，频繁地发生 存储器访问，因此写入处理所需要的时间变长。此外，还存在为了将32 位量的像素值(8个像素量的像素值) 一次输出，而在进行8像素量的抗 混叠处理后通过一次的存储器访问将32位的位串写入存储器的方法。该 后者的方法，比前者的方法更有利于处理的高速化，但是由于进行8次抗 混叠处理之后将32位的位串写入存储器，因此存在抗混叠处理所需要的 时间变长的问题。发明内容本发明正是鉴于上述课题而提出的，其目的在于能够縮短从抗混叠处 理到将其处理结果写入到存储单元为止所需要的时间。为了解决上述课题，本发明提供一种图像处理电路，从包括多个像素 值的图像数据中提取分别由规定数目的像素构成的多个图像块，基于提取 的图像块所包括的各像素的像素值，算出将各个所述图像块作为一个像素 时的像素值，将所算出的像素值作为写入到存储单元的数据进行输出，该 图像处理电路具备多个计数单元，对各个所述图像块所包括的多个像素 中规定像素值的像素的个数进行计数，分别输出表示该个数的位串；变换单元，将通过各个所述计数单元输出的位串的位数的每一个变换为将像素值写入到所述存储单元时的位数，并将变换为该位数后的位串分别输出； 和输出单元，将通过所述变换单元输出的多个位串合成为成为所述存储单 元中的数据的写入单位的位数的位串后输出；所述计数单元被设置为用 成为所述存储单元中的数据的写入单位的位数除以将所述图像块作为一 个像素而算出的像素值的位数后得到的数目个以上。进而，优选图像处理电路具备具备第l动作模式；第2动作模式， 所述图像块所包括的像素的数目比所述第1模式时少；和模式选择单元， 选择所述第1动作模式和所述第2动作模式中任一方的动作模式，所述多 个计数单元被设置为在所述第2动作模式下用成为所述存储单元中的数 据的写入单位的位数除以将所述图像块作为一个像素而算出的像素值的位数后得到的数目个以上，这些多个所述计数单元的每一个，提取与由所 述模式选择单元选择的动作模式对应的数目的像素所构成的所述图像块， 对提取的图像块所包括的多个像素中规定像素值的像素的个数进行计数， 输出表示该个数的位串，所述变换单元将通过各个所述计数单元输出的位 串的位数，变换为在由所述模式选择单元选择的动作模式下将各个所述像 素值写入到所述存储单元时的位数，并将变换为该位数后的位串分别输 出。优选在所述多个计数单元中，在所述第1动作模式下用成为所述存储 单元中的数据的写入单位的位数除以将所述图像块作为一个像素而算出的像素值的位数后得到的数目的计数单元，提取与由所述模式选择单元选 择的动作模式对应的数目的像素所构成的所述图像块，对提取的图像块所 包括的多个像素中规定像素值的像素的个数进行计数，输出表示该个数的 位串，除此之外的计数单元，在由所述模式选择单元选择了第2动作模式的情况下，提取与该第2动作模式对应的数目的像素所构成的所述图像块，对提取的图像块中包括的多个像素中规定像素值的像素的个数进行计数，输出表示该个数的位串。所述变换单元输出基于变换表对位数进行变换后的位串、或者输出利 用削波电路对位数进行变换后的位串，所述变换表表示由所述计数单元输 出的位串与将各个所述像素值写入到所述存储单元时的位串的对应关系， 所述削波电路将由所述计数单元输出的位串变换为将各个所述像素值写 入到所述存储单元时的预先确定的位串。此外，本发明提供一种显示装置，具备上述任一项所述的图像处理 电路；和基于被写入到所述存储单元中的数据来显示图像的显示部。进而，本发明提供一种印刷装置，具备上述任一项所述的图像处理 电路；和基于被写入到所述存储单元中的数据来进行印刷的印刷部。


图1为表示图像显示装置1的结构的图。 图2为表示抗混叠电路250的结构的图。 图3为表示变换表Ta的图。 图4为表示变换表Tb的图。图5为说明位计数器251a h的处理的图(第l动作模式)。 图6为表示在存储性液晶显示体15上显示的图像的图(第1动作模 式)。图7为说明位计数器251a h的处理的图(第2动作模式)。 图8为说明位计数器251i p的处理的图(第2动作模式)。 图9为表示存储性液晶显示体15上显示的图像的图(第2动作模式)。图中1 —图像显示装置；11—CPU; 12 — ROM; 13—RAM; 14 — VRAM; 15 —存储性液晶显示体；16 —显示控制装置；17—电源；18—电源控制装置；19一连接器；20 —存储控制装置；21—I/0; 22 —按键；23 一存储装置；24—外带存储装置；25 —图像处理电路；250—抗混叠电路。
具体实施方式
[实施方式]图1为表示本实施方式相关的图像显示装置1的结构的图。 如图所示，图像显示装置l包括CPU11 (Central Processing Unit)、 ROM 12 (Read Only Memory) 、 RAM 13 (Random Access Memory ) 、 VRAM 14 (Video Random Access Memory)、存储性液晶显示体15、显示控制装置 16、电源17、电源控制装置18、连接器19、存储控制装置20、 1/021、按 键22、存储装置23和图像处理电路25。 CPUll读出被存储在ROM12中 的控制程序并在RAM13中展开，按照该控制程序中所记述的顺序执行处 理。按键22是由利用者操作的操作单元，包括笔器件或控制杆等的操作 器件。1/021监视按键22的操作状态，在由用户操作按键22时，将与其 操作对应的信号供给到CPUll。电源17例如是可充电的电池，电源控制 装置18进行电源17的接通断开控制或电力的剩余量监视等各种电源管 理。对于连接器19，可自由地安装或者拆卸可移动媒介等的可移动性的外 带存储装置24。该外带存储装置24也可为例如SD (Secure Digital)卡那 样的闪存内置的卡型存储介质，也可为例如利用软盘等的磁介质的盘型存 储介质。存储装置23为闪存或硬盘等非易失性的存储介质，被内置在图 像显示装置1中。在存储装置23或外带存储装置24中，存储有表示文本 (文字)、图形(graphic)或影像(摄影图像)等图像的图像数据。该图 像数据由表示白色的"0"的像素值和表示黑色的"1"的像素值构成。存 储控制装置20按照CPU11的指示，从存储装置23或外带存储装置24读 出图像数据后，向图像处理电路25供给。图像处理电路25具备抗混叠电路250，按照CPU11的指示，利用该 抗混叠电路250，对所供给的图像数据实施抗混叠处理后，将其保存在 VRAM14中。VRAM14是用于保持显示在存储性液晶显示体15上的图像 数据的存储介质。在该VRAM14中，以32位为单位进行数据的写入。存储性液晶显示体15是利用了胆甾醇液晶或电泳等的显示单元，具有即使停止电力供给也能继续显示图像的存储性。写入到VRAM14中的图像数 据，在CPUll的指示下被供给到显示控制装置16。显示控制装置16控制 存储性液晶显示体15，显示基于被供给的图像数据的图像。 接下来，对抗混叠电路250的构成进行详细地说明。 图2是表示抗混叠电路250的结构的图。如该图所示，抗混叠电路250 具备16个位计数器251 、 16个位数变换电路252和一个位串合成电路253。 在该抗混叠电路250中，通过多个位计数器251和多个位数变换电路252 分别同时动作，而并行执行多个抗混叠处理。图像显示装置1具有第1动作模式或第2动作模式的动作模式。该动 作模式类别通过用户的指定由CPU11来选择，将与CPU11所选择的动作 模式对应的模式选择信号M供给到抗混叠电路250。抗混叠电路250根据 所供给的模式选择信号M所表示的动作模式进行不同的处理。例如，在 供给表示第1动作模式的模式选择信号M的情况下，抗混叠电路250从 所输入的图像数据中提取分别由4行X4列的总计16个像素构成的8个图 像块。之后，抗混叠电路250基于所提取的各个图像块所包括的像素的像 素值，输出用4位来表示将各个图像块作为一个像素时的像素值的总计32 位的位串。另一方面，在供给表示第2动作模式的模式选择信号M的情 况下，抗混叠电路250从所输入的图像数据提取分别包括2行X2列的总 计4个像素的16个图像块。之后，抗混叠电路250基于所提取的各个图 像块所包括的像素的像素值，输出用2位来表示将各个图像块作为一个像 素时的像素值的总计32位的位串。在此，对设置在抗混叠电路250中的位计数器251的数目进行说明。 本实施方式中，为了以成为VRAM14中的数据的写入单位的位数写 入从抗混叠电路250输出的图像数据，设置有将成为VRAM14中的数据 的写入单位的位数除以所输出的图像数据中的每一像素的像素值的位数 而得到的数目的位计数器250。例如，在抗混叠电路250采用上述的第1动作模式动作的情况下，由于所输出的图像数据中的每一个像素的像素值 的位数为4位，因此需要32+4=8个的位计数器251。另一方面，在抗混 叠电路250以上述的第2动作模式动作的情况下，所输出的图像数据中的每一个像素的像素值的位数为2位，因此需要32—2=16个的位计数器251。但是，分别分开设置在第1动作模式所必需的8个位计数器251和在 第2动作模式所必需的16个的位计数器251时，电路规模变大，成本也 变高。因此，在本实施方式中，至少设置有16个位计数器251a 251p， 在第1动作模式和第2动作模式中共用该16个位计数器251a 251p中的 8个位计数器251a 251h，对于剩余的8个别计数器251i 251p，只在第 2动作模式下使其动作。位计数器251从所输入的图像数据中提取与动作模式对应数目的像素 所构成的图像块，对所提取的图像块所包括的像素组中像素值为"1"的 像素的个数进行计数，输出表示其个数的位串。例如，在第1动作模式下， 位计数器251a 251h分别从所输入的图像数据中提取包括4行X4列的总 计16个像素的图像块，输出表示像素值为"1"的像素的个数的0 16的 表示像素值的5位的位串。位计数器251i 251p在第l动作模式下不动作。 另一方面，在第2动作模式下，位计数器251a 251p分别从所输入的图 像数据提取包括2行X2列的总计4个的像素的图像块，输出表示像素值 为"1"的像素的个数的0 4的3位的位串。位数变换电路252针对各位计数器251a 251p分别设置一个。位数 变换电路252具备存储器等未图示的存储介质，基于存储在该存储介质中 的变换表，将从位计数器251输出的位串的位数变换为与动作模式对应的 位数的位串后输出。在位计数器251a 251h的后级设置的位数目变换电 路252a 252h中，存储有在第1动作模式下采用的变换表Ta和在第2动 作模式下采用的变换表Tb。另一方面，设置在位计数器251i 251p的后 级的位数变换电路252i 252p在第1动作模式下不动作，因此在该位数变 换电路252i 252p中只存储了在第2动作模式下采用的变换表Tb。图3为表示变换表Ta的图。如该图所示，变换表Ta中，在第1动作 模式下，分别将从位计数器251a 251h输出的5位的位串所表示的0 16 的像素值(以下称作"输入像素值")和表示应从抗混叠电路250输出的 4位的像素值的0 15的像素值(以下记做"输出像素值")对应。例如， 在第1动作模式下，从位计数器251输出的表示输入像素值的5位的位串 是"0"时，输出表示输出像素值的4位的位串"0"。此外，在从位计数器251输出的表示输入像素值的5位的位串是"16"时，输出表示输出像 素值的4位的位串"15"。此外，图4表示变换表Tb的图。如该图所示，变换表Tb中，在第2 动作模式下，分别将从位计数器251a 251p输出的3位的位串所表示的 0 4的像素值(以下称作"输入像素值")和表示应从抗混叠电路250 输出的2位的像素值的0 3的像素值(以下记做"输出像素值")对应。 例如，在第2动作模式下，从位计数器251输出的表示输入像素值的3位 的位串是"0"时，输出表示输出像素值的2位的位串"0"。此外，在从 位计数器251输出的表示输入像素值的3位的位串是"4"时，输出表示 输出像素值的2位的位串"3"。位串合成电路253将从位数变换电路252输出的多个位串合成为一个 位串后输出。例如，在第1动作模式下，将从位数变换电路252a 252h 分别输出的4位的8个位串合成为一个位串后，输出32位的位串。此外， 在第2动作模式下，将从位数变换电路252a 252p分别输出的2位的16 个位串合成为一个位串后，输出32位的位串。从位串合成电路253输出 的32位的位串，由CPU11通过1次的存储器访问而写入到VRAM14中。接下来，对本实施方式的动作进行说明。用户能够按照在存储性液晶显示体15上显示的图像的内容，选择第1 动作模式或第2动作模式中的任一方。例如，在显示摄影图像等的影像图 像的情况下，选择第1动作模式，在显示文字等的文本图像的情况下，选 择第2动作模式。通过用户操作按键22，选择第1动作模式或第2动作模 式中的任一方时，1/021向CPU11供给与该操作对应的信号。CPU11选择 从1/021供给的信号所表示的动作模式，向图像处理电路25指示该动作模 式下的处理。图像处理电路25按照CPU11的指示，分别向构成抗混叠电 路250的位计数器251、位数变换电路252以及位串合成电路253供给表 示所选择的动作模式的模式选择信号M。下面，按照第1动作模式时的处理、第2动作模式时的处理的顺序对 抗混叠电路250的处理进行说明。 (第1动作模式时的处理)首先，对第1动作模式时的抗混叠电路250的处理进行说明。图5为说明第1动作模式时的位计数器251a 251h的处理的图。图 中，表示由4行32列的像素值构成的图像数据，图中从上依次为第0行、 第1行、第2行、第3行，图中从右依次为第1歹U、第2列、第3列、…、 第31列、第32列。第0行 第3行所包括的各像素的像素位置，从第l 列朝向第32列依次由0 31的数值表示。此外，在以下的说明中，将表 示第0行的像素的像素值的位串称作位串LO，将表示第1行的像素的像 素值的位串称作位串Ll，将表示第2行的像素的像素值的位串称作位串 L2，将表示第3行的像素的像素值的位串称作位串L3。进而，在第0行 第3行的共四行的图像数据中，将包括像素位置28 31的像素的16个像 素组作为图像块DO，将接下来包括像素位置24 27的像素的16个像素 组作为图像块D1。同样，依次将包括像素位置按每4个错开的像素的像 素组分别作为图像块D2、 D3、 D4、 D5、 D6、 D7。在第1动作模式下，各位串计数器251a 251h从所输入的图像数据 提取分别包括4行X4列的总计16个像素的图像块。具体来说，通过位计 数器251a提取图像块D0，通过位计数器251b提取图像块Dl，通过位计 数器251c提取图像块D2，通过位计数器251d提取图像块D3，通过位计 数器251e提取图像块D4，通过位计数器251f提取图像块D5，通过位计 数器251g提取图像块D6，通过位计数器251h提取图像块D7。接下来， 各位计数器251a 251h对分别提取的图像块所包括的像素组中的像素值 表示黑色的"1"的像素的个数进行计数。更具体地说，各位计数器251a 251h中，分别设置有4个选择器S0 S3和1个计数器C1。选择器SO中，输入图中所示的4行X32列(像素 位置0 31)的像素组中表示第O行的图像数据的位串LO，选择器S1中， 输入表示第l行的图像数据的位串Ll,选择器S2中，输入表示第2行的 图像数据的位串L2，选择器S3中，输入表示第3行的图像数据的位串L3。 各选择器SO、 Sl、 S2、 S3选择被输入的位串中与位于规定的像素位置的 4个像素值相当的位串。例如设置在位计数器251a中的选择器S0 S3， 选择输入到自身的像素位置0 31的总计32个的像素组中分别与像素位 置28 31的像素值相当的位串并输出。由此，从选择器SO，输出第O行 (位串LO)的像素位置为28 31的4个像素的像素值，从选择器S1，输出第l行(位串L1)的像素位置为28 31的4个像素的像素值，从选择 器S2，输出第2行(位串L2)的像素位置为28 31的4个像素的像素值， 从选择器S3,输出第3行(位串L3)的像素位置为28 31的4个像素的 像素值。由此，位计数器251a从所输入的包括4行X32列的像素的图像 数据中，提取包括4行X4列的总计16个的像素的图像块D0。向计数器Cl输入从选择器S0 S3分别输出的位串。之后，计数器 Cl对所输入的位串所表示的图像块DO所包括的16个像素中像素值表示 黑色的"1"的像素的个数进行计数。在图的例子中，由于图像块DO中包 括6个黑像素，因此从计数器C1，输出表示黑色像素的个数"6"的5位 的位串，作为对将图像块DO作为一个像素时的像素值进行表示的位串。 所输出的位串的位数为5位的原因在于，由于每一图像块的像素的个数可 取0 16的数字，因此为了分别表示这些像素的个数而需要5位。与上述的位计数器251a同样，位计数器251b h也从所输入的图像 数据中分别提取图像块D1 D7，输出表示所提取的图像块所包括的16个 像素中像素值为"1"的像素的个数的5位的位串。在图的例子中，图像 块D1 D7所包括的黑色的像素的个数分别为16个、6个、3个、6个、3 个、0个、3个。因此，从位计数器251b h输出表示"16"、 "6"、 "3"、 "6"、 "3"、 "0"、 "3"的像素值的5位的位串。通过位计数器251a 251h进行的上述处理，能并行进行。位数变换电路252，基于在第l动作模式中使用的变换表Ta，将从位 计数器251a 251h输出的位串的位数变换为在第1动作模式下应输出的 位数即4位后输出。例如在位数变换电路252a中，从上述的位计数器251a 输入表示"6"的5位的位串。位数变换电路252a参照图3所示的变换表 Ta，输出表示与"6"的输入像素值对应的"6"的输出灰度值的4位的位 串。此外，位数变换电路252b从上述的位计数器251b输入表示"16"的 5位的位串，在变换表Ta中输出表示与"16"的输入像素值对应的"15" 的输出灰度值的4位的位串。这意味着为了输出应在第1动作模式输出的 位数的位串，对输入像素值为"16"的位串输出表示比本来的黑色浅的黑 色的位串。位数变换电路252c 252h与位数变换电路252a、 b同样，输出分别与所输入的"6" 、 "3" 、 "6" 、 "3" 、 "0" 、 "3"的输入灰度值对 应的表示"6" 、 "3" 、 "6" 、 "3" 、 "0" 、 "3"的输出灰度值的4 位的位串。位数变换电路252a 252h所进行的上述处理被并行进行。另 外，在该第1动作模式下，位计数器251i 251p以及位数变换电路252i 252p不动作。位串合成电路253将从位数变换电路252a 252h分别输出的4位的 位串合成为一个位串后，输出32位的位串。在该例中，位串合成电路253 将表示从位数变换电路252a 252h分别输出的"6" 、 "15" 、 "6"、 "3"、 "6"、 "3"、 "0"、 "3"的4位的位串"0110" 、 "1111"、 "0110"…"0011"合成为一个位串后，输出32位的位串"011011110110… 0011"。从位串合成电路253输出的32位的位串，由CPU11通过一次存储器 访问写入到VRAM14。由此，被写入的位串组作为在存储性液晶显示体 15上显示的图像数据被保持在VRAM14中。之后，该图像数据在CPUll 的指示下被供给到显示控制装置16，通过显示控制装置16显示在存储性 液晶显示体15上。图6为表示基于写入到VRAM14中的位串，显示在存储性液晶显示 体15中的图像的图。如图所示，该图像根据图5中所示的图像数据中的 各图像块所包括的黑色的像素的数目，成为从黑色向灰色、白色阶段性变 化的图像。(第2动作模式时的处理)接下来，对第2动作模式时的抗混叠电路250的处理进行说明。图7为说明第2动作模式时的位计数器251a 251h的处理的图，图8 为说明第2动作模式时的位计数器251i 251p的处理的图。图中，表示2 行32列的像素值构成的图像数据，图中从上开始为第0行、第1行，图 中从右开始为第1歹U、第2歹U、第3列、…第31歹lj、第32列。在第0行 第3行所包括的各像素的像素位置，从第1列到第32列依次由0 31的 数值表示。此外，在以下的说明中，将包括像素位置30 31的像素的4 个像素组作为图像块d0，接下来将包括像素位置28 29的像素的4个像 素组作为图像块dl。同样，依次将包括像素位置按每2个错开的像素的4个像素组分别作为图像块d2 dl5。在第2动作模式下，位计数器251a 251p从所输入的图像数据提取 包括2行X2列的总计4个的像素的图像块。由此，通过例如位计数器251a 提取图像块d0，通过位计数器251b提取图像块dl，通过位计数器251c 提取图像块d2，通过位计数器251d提取图像块d3，通过位计数器251e 提取图像块d4，通过位计数器251f提取图像块d5，通过位计数器251g 提取图像块d6，通过位计数器251h提取图像块d7，通过位计数器251i 提取图像块d8，通过位计数器251j提取图像块d9，通过位计数器251k 提取图像块d10，通过位计数器2511提取图像块d11，通过位计数器251m 提取图像块dl2，通过位计数器251n提取图像块d13，通过位计数器2510 提取图像块dl4，通过位计数器251p提取图像块d15。各位计数器251a 251p，对分别提取的图像块所包括的像素组中的像 素值表示黑色的"1"的像素的个数进行计数。如图7所示，例如设置在位计数器251a中的选择器S0，选择输入到 自身的位串LO、 Ll的各个32个的像素组中的像素位置相当于30 31的 像素值的位串并输出。由此，从选择器SO输出第O行(位串LO)的像素 位置为30 31的两个像素的像素值和第1行(位串Ll)的像素位置为30 31的两个像素的像素值。另一方面，选择器S1 S3，输出分别表示"O" 的值的位串。由此，位计数器251a从包括所输入的2行X32列的像素的 图像数据中提取包括2行X2列的总计4个像素的图像块d0。在计数器Cl中，与上述相同，分别输入从选择器S0 S3输出的位串。 之后，计数器Cl对所输入的位串所表示的图像块d0所包括的4个像素中 像素值表示黑色的"1"的像素的个数进行计数。在图的例子中，图像块 d0中包括1个黑色的像素，因此计数器Cl输出表示将图像块d0作为1 个像素时的像素值的位串，即输出表示黑色的像素的个数为"1"的3位 的位串。被输出的位串的位数为3位的原因在于，由于每一像素块的像素 的个数可取0 4的数目，从而为了分别表示上述像素的个数至少需要3 位。位计数器251b 251h与位计数器251a同样，从分别输入的图像数据 中提取图像块D1 D7，输出所提取的图像块D1 D7所包括的4个像素中表示像素值为"1"的像素的个数的3位的位串。在图的例子中，包括 在图像块D1 D7中的黑色的像素的个数分别为4个、4个、4个、4个、 l个、0个、0个。因此，从位计数器251b h分别输出表示"4" 、 "4"、 "4"、 "4"、 "1"、 "0"、 "0"的像素值的3位的位串。位计数器251a 251p中图8所示的位计数器251i 251p，与上述的 位计数器251a 251h的结构不同，分别包括1个选择器S4和1个计数器 C2。选择器S4中，输入表示第0行的图像数据的位串LO和表示第1行的 图像数据的位串Ll。之后，选择器S4，选择输入到自身的位串LO、 Ll 的分别32个的像素组中的、像素位置分别相当于14 15的像素值的位串 并输出。由此，从选择器S4输出第0行(位串LO)的像素位置为14 15 的两个像素的像素值、和第1行的像素位置(位串Ll)为14 15的两个 像素的像素值。由此，位计数器251i从包括所输入的2行X32列的像素 的图像数据中提取包括2行X2列的总计4个的像素的图像块d8。计数器C2输入从选择器S4输出的位串，对所输入的位串所表示的图 像块d8所包括的4个像素中像素值为表示黑色的"1"的像素的个数进行 计数。在图的例子中，图像块d8中不包括黑色的像素，因此从计数器C2 输出表示"0"的像素值的3位的位串。位计数器251j 251p与位计数器251i同样，从所输入的图像数据中 提取图像块d9 15，输出所提取的图像块d9 15所包括的4个像素中表 示像素值为"1"的像素的个数的3位的位串。在图的例子中，图像块d9 15所包括的黑色的像素的个数分别为1个、4个、4个、4个、1个、0个、 0个。因此，从位计数器251j 251p分别输出表示"1" 、 "4" 、 "4"、 "4"、 "1"、 "0"、 "0"的像素值的3位的位串。位计数器251a 251p所进行的上述处理，被并行进行。位数变换电路252在由图像处理电路25供给表示第2动作模式的模 式选择信号M时，基于变换表Tb将从位计数器251a 251p输出的位串 的位数，变换为第2动作模式下应输出的位数即2位后输出。在上述的例 子中，位数变换电路252a从位计数器251a输入表示"1"的3位的位串。 位数变换电路252a参照图4中所示的变换表Tb，输出表示与输入像素值 "1"对应的输出灰度值"1"的2位的位串。此外，位数变换电路252b从上述的位计数器251b输入表示"4"的3位的位串，在变换表Tb中输 出表示与输入像素值"4"对应的输出灰度值"3"的2位的位串。这意味 着，为了输出在第2动作模式应输出的位数的位串，对于输入像素值为"4" 的位串，输出表示比本来的黑色浅的黑色的位串。位数变换电路252c 252p与位数变换电路252a、 b同样，分别输出 表示与输入灰度值"4"、 "4"、…、"0"对应的像素值"3"、 "3"、…、 "0"的2位的位串。通过位数变换电路252a 252p所进行的上述处理被 并行进行。位串合成电路253将从位数变换电路252a 252p分别输出的2位的 位串合成为一个位串后，输出32位的位串。在该例中，位串合成电路253 将表示从位数变换电路252a 252p分别输出的"1" 、 "3" 、 "3"、…、 "0"的像素值的2位的位串"01" 、 "11" 、 "11"…、"00"合成为 一个位串后，输出32位的位串"011111…00"。从位串合成电路253输出的32位的位串，与上述相同，由CPU11通 过1次的存储器访问被写入到VRAM14。如上那样被写入的位串组，作为 在存储性液晶显示体15上显示的图像数据被保持在VRAM14中。之后， 该图像数据在CPUll的指示下被供给到显示控制装置16，通过显示控制 装置16被显示在存储性液晶显示体15上。图9为表示基于VRAM14中所写入的位串在存储性液晶显示体15上 显示的图像的图。如图所示，该图像通过中间色的灰色来补偿图7以及8 中所示的图像数据所表示的倾斜的直线的轮廓。由此，在倾斜的直线的轮 廓上产生的称作边缘不整齐的阶梯状的锯齿纹减少，变为平滑的直线。通过以上说明的实施方式，能够对图像数据所包括的像素组同时并行 实施抗混叠处理，并且能够通过1次的存储器访问来将该一系列的抗混叠 处理的结果写入到存储器中。因此，能够大幅度地縮短基于图像数据的图 像在存储性液晶显示体15上显示之前的时间。[变形例]以上为实施方式的说明，但该实施方式的内容可如下那样变形。此外， 也可适当组合以下变形例。(1) 在上述实施方式中，位数变换电路252基于变换表将从位计数 器251输出的位串的位数变换为与动作模式对应的位数后输出。与此相对，位数变换电路252也可采用削波(clipping)电路，将从位 计数器251输出的位串的位数变换为与动作模式对应的位数。削波电路进 行将所输入的值变换为预定的值后输出的处理。例如，在上述的第l动作 模式下，削波电路输入表示0 15的5位的位串后，输出表示0 15的4 位的位串，输入表示"16"的5位的位串时，输出表示"15"的4位的位 串。此外，在上述的第2动作模式下，削波电路输入表示0 3的3位的 位串时，输出表示0 3的2位的位串，输入表示"4"的3位的位串时， 输出表示"3"的2位的位串。采用这种方法，也能得到与上述实施方式 相同的效果。(2) 上述实施方式中的位计数器251的结构并不限于上述实施方式 的结构。例如，在第2动作模式下，设置在位计数器251a中的选择器S0，选 择输入到自身的位串L0和L1中的像素位置0 31的总计32个的像素组 中像素位置分别与30 31的像素值相当的位串后输出。与此相对，该选择器SO选择输入到自身的位串LO中的像素位置与 30 31的像素值相当的位串并输出，选择器S1也可选择输入到自身的位 串L1中的像素位置与30 31的像素值相当的位串并输出。由此，从选择 器SO输出第0行的像素位置为30 31的两个像素的像素值，从选择器 Sl输出第1行的像素位置为30 31的两个像素的像素值。也即如果位计 数器251是提取包括与动作模式对应的数目的像素的图像块的元件，则任 何结构都可以。(3) 在上述实施方式中，位计数器251对所提取的图像块所包括的 像素组中像素值为"1"的像素的个数进行计数，输出表示其个数的位串。 与此相对，位计数器251也可对像素值为"0"的像素的个数进行计数， 输出表示其个数的位串。通过采用这种方法，也能得到与上述实施方式相 同的效果。总之，位计数器251也可对所提取的图像块所包括的多个像素 中规定像素值的像素的个数进行计数。(4) 在上述实施方式中，在VRAM14中，以32位为单位进行数据的写入，但也可以64位等的其他单位进行数据的写入。此外，图像处理电路25将实施了抗混叠处理的图像数据保存在 VRAM14中，但图像数据的输出目标也可为RAM13或闪存等其他的存储 单元。进而，抗混叠电路250在第1动作模式时，从所输入的图像数据中提 取包括4行X4列的总计16个的像素的图像块，输出表示将所提取的各个 图像块作为一个像素时的像素值的4位的位串，在第2动作模式时，从所 输入的图像数据提取包括2行X2列的总计4个的像素的图像块，输出表 示将所提取的各个图像块作为一个像素时的像素值的2位的位串，但所提 取的图像块所包括的像素的个数以及所输出的位串的位数并不限于上述 情况。也即，成为存储器中的数据的写入单位的位数、所提取的图像块所 包括的像素的个数、以及所输出的图像数据中的每一个像素的像素值的位 数，也可为上述实施方式中所说明的以外的数目。总之，也可为如下的结构。CPU11对图像块所包括的像素的数目较多时的第1动作模式和该像素 的数目较少时的第2动作模式中任一动作模式进行选择。此时，至少设置 有"第2动作模式下成为存储器中的数据的写入单位的位数除以将图像块 作为1单位时的像素值的位数之后的数目"个的位计数器251。而且，"第 1动作模式下成为存储器中的数据的写入单位的位数除以将图像块作为一 个像素时算出的像素值的位数之后的数目"个的位计数器251，提取包括 与CPU11所选择的动作模式对应的数目(较大数目)的像素的图像块。 之后，上述位计数器251对所提取的图像块所包括的多个像素中规定像素 值的像素的个数进行计数，输出表示其个数的位串。另一方面，除此之外 的计数单元，在通过CPU11选择了第2动作模式的情况下，提取包括与 该第2动作模式对应的数目(较小数目)的图像块，对所提取的图像块所 包括的多个像素中规定像素值的像素的个数进行计数后，输出表示其个数 的位串。(5)在上述实施方式中，抗混叠电路250设置在图像处理电路25中。 与此相对，抗混叠电路250也可设置在显示控制装置16等的其他设备中。 通过该结构也能得到与上述实施方式相同的效果。(6) 在上述实施方式中，变换表Ta将输入像素值0 15和输出灰度 值0 15分别对应，并且将输入像素值"16"和输出像素值"15"对应， 但输入像素值和输出像素值之间的对应关系并不限于此。关于变换表Tb 同样也可变更输入像素值和输出像素值之间的对应关系。通过对上述的对 应关系进行适当变更，能够对在存储性液晶显示体15上显示的图像的外 表进行调整。(7) 在上述的实施方式中，写入到VRAM14的位串组作为图像数据 被供给到存储性液晶显示体15，存储性液晶显示体15基于所供给的图像 数据显示图像。与此相对，实施了抗混叠处理的图像数据也可用于印刷。 例如，从位串合成电路253输出的32位的位串被写入RAM13，写入到 RAM13的位串组也可作为相当于印刷在1张纸上的图像的图像数据被供 给到印刷部。印刷部基于所供给的图像数据进行印刷，将图像数据所表示 的图像形成在用纸中。通过该结构，也能得到于上述实施方式相同的效果。
权利要求
1、一种图像处理电路，从包括多个像素值的图像数据中提取分别由规定数目的像素构成的多个图像块，基于提取的图像块所包括的各像素的像素值，算出将各个所述图像块作为一个像素时的像素值，将所算出的像素值作为写入到存储单元的数据进行输出，该图像处理电路具备多个计数单元，对各个所述图像块所包括的多个像素中规定像素值的像素的个数进行计数，分别输出表示该个数的位串；变换单元，将通过各个所述计数单元输出的位串的位数的每一个变换为将像素值写入到所述存储单元时的位数，并将变换为该位数后的位串分别输出；和输出单元，将通过所述变换单元输出的多个位串合成为成为所述存储单元中的数据的写入单位的位数的位串后输出；所述计数单元被设置为用成为所述存储单元中的数据的写入单位的位数除以将所述图像块作为一个像素而算出的像素值的位数后得到的数目个以上。
2、 根据权利要求l所述的图像处理电路，其特征在于， 具备第l动作模式；第2动作模式，所述图像块所包括的像素的数目比所述第1模式时少；和模式选择单元，选择所述第1动作模式和所述第2动作模式中任一方 的动作模式，所述多个计数单元被设置为在所述第2动作模式下用成为所述存储单元中的数据的写入单位的位数除以将所述图像块作为一个像素而算出 的像素值的位数后得到的数目个以上，这些多个所述计数单元的每一个，提取与由所述模式选择单元选择的 动作模式对应的数目的像素所构成的所述图像块，对提取的图像块所包括 的多个像素中规定像素值的像素的个数进行计数，输出表示该个数的位串，所述变换单元将通过各个所述计数单元输出的位串的位数，变换为在 由所述模式选择单元选择的动作模式下将各个所述像素值写入到所述存 储单元时的位数，并将变换为该位数后的位串分别输出。
3、 根据权利要求2所述的图像处理电路，其特征在于， 在所述多个计数单元中，在所述第1动作模式下用成为所述存储单元中的数据的写入单位的位 数除以将所述图像块作为一个像素而算出的像素值的位数后得到的数目 的计数单元，提取与由所述模式选择单元选择的动作模式对应的数目的像 素所构成的所述图像块，对提取的图像块所包括的多个像素中规定像素值 的像素的个数进行计数，输出表示该个数的位串，除此之外的计数单元，在由所述模式选择单元选择了第2动作模式的 情况下，提取与该第2动作模式对应的数目的像素所构成的所述图像块， 对提取的图像块中包括的多个像素中规定像素值的像素的个数进行计数， 输出表示该个数的位串。
4、 根据权利要求l所述的图像处理电路，其特征在于， 所述变换单元输出基于变换表对位数进行变换后的位串、或者输出利用削波电路对位数进行变换后的位串，所述变换表表示由所述计数单元输 出的位串与将各个所述像素值写入到所述存储单元时的位串的对应关系， 所述削波电路将由所述计数单元输出的位串变换为将各个所述像素值写 入到所述存储单元时的预先确定的位串。
5、 一种显示装置，具备权利要求1 4中任一项所述的图像处理电路；和 基于被写入到所述存储单元中的数据来显示图像的显示部。
6、 一种印刷装置， 具备权利要求1 4中任一项所述的图像处理电路；和 基于被写入到所述存储单元中的数据来进行印刷的印刷部。
全文摘要
本发明提供一种图像处理电路、显示装置以及印刷装置，在抗混叠电路(250)中，设置了用成为VRAM中的数据的写入单位的位数除以输出图像数据中的每一个像素的位数得到的数目以上的16个位计数器(251)。抗混叠电路(250)从所输入的图像数据中提取包括16个或4个像素的多个图像块，基于提取的各个图像块所包括的像素的像素值，输出表示将各个图像块作为一个像素时的像素值的32位的位串。从抗混叠电路(250)输出的32位的位串，通过1次的存储器访问被写入到VRAM。从而能够缩短从抗混叠处理到将其处理结果写入到存储单元之前所需要的时间。
文档编号G09G5/28GK101266681SQ200710199868
公开日2008年9月17日 申请日期2007年12月14日 优先权日2007年3月16日
发明者小野义之, 斋藤明, 泽崎高 申请人:精工爱普生株式会社