像素单元的驱动电路及其驱动方法

专利名称：像素单元的驱动电路及其驱动方法
技术领域：
本发明是关于一种像素单元，且特别是关于一种像素单元的驱动电路及 其马区动方法。
背景技术：
液晶显示器的驱动方法为通过改变液晶层两端的电压，来控制液晶的旋 转角度，进而改变光的极化方向。液晶层两端分别耦接像素电极及共用电极， 像素电极上的电压随像素信号而改变，而共用电极则耦接共用电压。依据施 加在液晶层的电场方向，液晶显示器的驱动方法可分为正极性驱动及负极性 驱动。当像素电极的电压高于共用电压时，则称之为正极性驱动，而当像素 电极的电压低于共用电压时，则称之为负极性驱动。
对液晶层两端施加不同电场方向的相同电压差，不会影响液晶的透光率。 倘若施加于液晶层的电场方向恒为正或者恒为负，长久下来便会使得液晶品 质劣化而无法顺畅地因应电场变化而转动，此现象称之为液晶极化。为了避 免液晶极化的现象发生，必需在不同的时间交替使用不同极性的电压来驱动 液晶，也就是以"极性反转"的方式来驱动。 一般极性反转的方式有帧反转
(f rame invers ion )、点反專争(dot invers ion )及线反转(1 ine invers ion )。 对帧反转而言，同 一帧周期内像素阵列的液晶为以相同极性的电压来驱 动，而在两个连续帧周期，像素阵列的液晶为以不同极性的电压来驱动。由 于极性反转的转换时间以帧周期为单位，因此帧反转的驱动方法较为省电， 且适用于携带式电子装置，例如手机或个人数位助理(Personal Digital Assistant, PDA )。然而，当极性反转的驱动电压不对称或者转换速度不够快 时，人眼便会察觉到画面闪烁。为了解决上述问题， 一般会采用帧緩沖器
(frame buffer)来预先存储像素信号，以提高帧率，但是也相对地提高液 晶显示器的制造成本。

发明内容
本发明提出一种像素单元的驱动电路与像素单元的驱动方法，其将不同 的像素信号分别存储于存储单元之中，并通过开关的切换将像素信号传送至
像素电极，以显示像素数据。由此，无需额外的帧緩沖器来存储像素信号， 便可有效地提高帧率，以及避免画面闪烁的情形发生。
本发明提供一种像素单元的驱动电路，包括第一及第二可写入开关、 第一及第二存储单元、第一及第二可显示开关以及像素电极。第一及第二可
写入开关的控制端接收扫描控制信号，第一及第二可写入开关的第一端分别 耦接第一及第二数据线，且第一及第二可写入开关的第二端分别耦接第一及 第二存储单元的第一端。而第一及第二存储单元的第二端耦接参考电压。第
一及第二存储单元分别经由第一及第二可写入开关而接收第一及第二像素信 号。第一及第二可显示开关的控制端分别接收第一及第二显示控制信号，第 一及第二可显示开关的第 一端分别耦接第 一及第二存储单元的第 一端，且第 一及第二可显示开关的第二端耦接像素电极。像素电极在 一 帧周期经由第一 及第二可显示开关分别接收第一及第二像素信号。
在另一方面，本发明提供一种像素单元的驱动方法。首先，依据扫描控 制信号，自第一数据线传送第一像素信号至第一存储单元，且自第二数据线 传送第二像素信号至第二存储单元。接着，依据显示控制信号，在一帧周期
分别将第一存储单元及第二存储单元耦接至像素电极，以显示第一像素信号 及第二像素信号。
本发明另提供一种像素单元的驱动电路，包括第一、第二及第三可写入 开关、第一、第二及第三存储单元以及第一、第二及第三可显示开关以及像 素电极。第一、第二及第三可写入开关的控制端接收扫描控制信号，第一、 第二及第三可写入开关的第一端分别耦接第一、第二及第三数据线，且第一、 第二及第三可写入开关的第二端分别耦接第一、第二及第三存储单元的第一 端。而第一、第二及第三存储单元的第二端耦接参考电压。第一、第二及第 三存储单元分别经由第一、第二及第三可写入开关而接收第一、第二及第三 像素信号。第一、第二及第三可显示开关的控制端分别接收第一、第二及第 三显示控制信号，第一、第二及第三可显示开关的第一端分别耦接第一、第 二及第三存储单元的第一端，且第一、第二及第三可显示开关的第二端耦接 像素电极。像素电极在一帧周期经由第一、第二及第三可显示开关分别接收第一、第二及第三像素信号。
本发明采用多个存储单元来存储不同的像素信号，通过可显示开关的切 换，将不同的像素信号依序地传送至像素电极，以显示对应的像素数据。本 发明应用于极性反转的驱动电路，则上述不同的像素信号便为极性相反的像 素信号。因此，在同一帧周期内可以显示不同极性的像素信号，以提高显示 的帧率，以及降低画面闪烁的发生机率。本发明也可应用于色序法的驱动电 路，则上述不同的像素信号便为不同颜色的像素信号,'由此在同一帧周期依
序地传送不同颜色的像素信号至像素电极D
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并 配合所附图式，作详细说明如下。


图1为本发明的一实施例像素单元的驱动电路的电路图； 图2为本发明实施例图1中像素单元的驱动电路的时序图； 图3为本发明的一实施例像素单元的驱动电路的电路图； 图4为本发明实施例图3中像素单元的驱动电路的时序图；。 图5为本发明的一实施例像素单元的驱动电路的电路图。
附图标记说明
110、 300、 500:像素单元的驱动电路
510、 520、 530:子驱动单元
T11 T12 、 T3卜T33、 T51 T52:可写入开关
S11 S12、 S31 33、 S51 S52:可显示开关
RS1、 RS3、 RS5:重置开关
C11 C12、 C31 C33、 C5卜C52:存储单元
CLC:液晶电容
Pi:像素电极
COM:共用电极
VREF:参考电压
VRST:重置电压
D11 D12、 D3卜D33、 D51 D56:数据线Scanl、 Scan3、 Scan5:扫描控制信号 F11 F12、 F31 F32、 F51 F56:显示控制信号 RST1、 RST3、 RST5:重置信号
具体实施例方式
图1为本发明的一实施例像素单元的驱动电路的电路图。请参照图， 像素单元的驱动电^各110包括可写入开关T11 T2、可显示开关S11 S12、 存储单元C11 C12、重置开关RS1、以及像素电板Pi。其中，液晶层以液晶 电容CLC表示，且液晶电容CLC的两端分别耦接像素电极Pi及共用电极 COM。在本实施例中，可写入开关T11 T12、可显示开关S11 S12及重置开 关RS1例如为晶体管或其他半导体开关装置，而存储单元C11 C12例如为电 容。
可写入开关Tll的第一端及第二端分別耦接数据线Dll及存储单元Cll 的第一端，且可写入开关Tll的控制端接收扫描控制信号Scanl,以控制可 写入开关Tll是否导通。可写入开关T12的第一端与第二端分别耦接数据线 D12及存储单元C12的第一端，且可写入开关T12的控制端亦接收扫描控制 信号Scanl，以控制可写入开关T12是否导通。其中，存储单元C1卜C12的 第二端耦接参考电压VREF。
可显示开关Sll的第一端及第二端分别耦接存储单元Cll的第一端及像 素电极Pi，且可显示开关Sll的控制端接收显示控制信号Fll,以控制可显 示开关Sll是否导通。可显示开关S12的第一端及第二端分别耦接存储单元 C12的第一端及像素电极Pi,且可显示开关S12的控制端接收显示控制信号 F12,以控制可显示开关S12是否导通。重置开关RS1的第一端及第二端分 别耦接像素电极Pi及重置电压VRST，且重置开关RS1的控制端接收重置信 号RST1以控制重置开关RS1是否导通。
对极性反转的驱动方式而言，各像素单元必须在不同时间交替地以不同 极性的电压来驱动，以避免液晶极化的现象发生，例如在不同周期期间以正 负极性相反的驱动电压交替地施予像素单元。相反极性的驱动电压通常以帧 周期为单位时间做切换，例如在目前帧周期内，像素单元以正极性电压驱动， 则下一帧周期，像素单元便以负极性电压来驱动。以下配合时序图说明本实 施例的运作，以实现高帧率的极性反转驱动。图2为本发明实施例图1中像素单元的驱动电路的时序图。为了便于叙 述，图2中像素电极Pi所接收的正极性及负极性像素信号分别以十V及-V 表示。请参照图1及图2，在一帧周期P21时，对应面板上其一扫描线的扫 描控制信号Scanl使能，使可写入开关T11及T12导通。此时，正极性像素 信号+ V经由数据线Dll及导通的可写入开关Tll,而存储于存储单元Cl 1 。 同时，负极性像素信号-V经由数据线D12及导通的可写入开关T12,而存 储于存储单元C12。当经过足够的存储时间后，扫描控制信号Scanl取消使 能，使可写入开关Tll及T12不导通。
接着，在一帧周期P21内，显示控制信号Fll及F12依序使能，以分别 控制可显示开关Sll及S12将不同极性的像素信号依序地传送至像素电极Pi。 举例来说，当显示控制信号Fll使能，使可显示开关Sll导通时，存储单元 Cll所存储的正极性像素信号+V经由导通的可显示开关Sll传送至像素电 极Pi。当显示控制信号F12使能，使可显示开关S12导通时，存储单元C12 所存储的负极性像素信号-V则经由导通的可显示开关S12传送至像素电极 Pi。
为了避免液晶电容CLC存有残留电荷，而导致画面显示不正确，例如 画面残影，因此在可显示开关Sll及S12导通之前，会先将重置信号RST1 使能，使重置开关RS1导通，以重置像素电极Pi。在本实施例中，重置动作 为将像素电极Pi耦接至重置电压VRST。
简而言之，本实施例在对应其一扫描线的扫描控制信号Scanl使能时， 将正极性及负极性像素信号分别存储至存储单元Cll及C12之中。接着，依 据显示控制信号Fll及F12，在一帧周期，依序地导通可显示开关Sll及S2， 以分别将存储单元Cll及C12所存储正极性及负极性像素信号传送至像素电 极Pi。因此，在同一帧周期内，像素电极Pi可依序地反应正极性及负极性像 素信号，从而提高帧率，并降低画面闪烁的影响。
依据上述实施例的教导，像素单元的驱动电路110也可应用在色序(color sequential)法的驱动电路。此色序法的驱动方式主要为在人眼视觉暂留的时 间范围内，于时间轴上快速地切换不同颜色的影像画面，以产生混色的效果。 请参照图1及图2，当扫描控制信号Scanl使能时，第一颜色像素信号及第二 颜色像素信号分别经由数据线Dll及D12而存储于存储单元Cll及C12。接 着，在同一帧周期，显示控制信号Fll及F12依序地使能，由此将不同颜色的像素信号传送至像素电极Pi。而通过可显示开关Sll及S]2的切换，即可 切换显示不同颜色的影像画面。
更进一步地来说，像素单元的驱动电路110可同时进行色序驱动及极性 反转驱动。也就是说，当扫描控制信号Scanl在一帧周期使能时，便同时将 具有正极性的第一颜色像素信号及具有负极性的第二颜色像素信号分别传送 至存储单元Cll及C12存储。接着，在同一帧周期，通过显示控制信号Fll 及F12的控制，依序地将存储单元Cll及C12所存储的像素信号传送至像素 电极Pi。另外，当扫描控制信号Scanl于下一帧周期再次使能时，同理，依 据如前述的操作方式，驱动像素单元。
一般而言，色序驱动方式需要个三个颜色来组合出全彩，例如是红色、 绿色以及蓝色。为使本领域具有本领域技术人员能依据本发明实施例的教导 轻易地施行本发明，以下另举一实施例加以说明。图3为依据本发明的一实 施例像素单元的驱动电路的电路图。请参照图3，像素单元的驱动电路300 包括可写入开关T31 T33、存储单元C31 C33、可显示开关S31 S33、重置 开关RS3以及像素电极Pi。在此，可写入开关T31 T33、可显示开关S3
S33 及重置开关RS3例如为晶体管或者其他半导体开关装置。而存储单元 C31 C33例如为电容。
可写入开'关T31 T33的控制端接收扫描控制信号Scan3,以依据扫描控 制信号Scan3而决定是否导通。如图所示，可写入开关T31 T33的第一端及 第二端分别耦接数据线D31 D33及存储单元C31 C33的第一端。而存储单 元C31 C33的第二端则耦接参考电压VREF。可显示开关S31 S33的控制端 分别接收显示控制信号F31 F33，以依据显示控制信号F31 F33而决定是否 导通。可显示开关S31 S33的第一端分别耦接存储单元C31 C33的第一端， 且可显示开关S31 S33的第二端则耦接像素电极Pi。重置开关RS3的第一端 及第二端分别耦接像素电极Pi及重置电压VRST,且重置开关RS3的控制端 接.收重置信号RST3以控制重置开关RS3是否导通。
图4为本发明实施例图3中像素单元的驱动电路的时序图。请参照图3 及图4,为了便于叙述，图3中像素电极Pi所接收的正极性及负极性像素信 号分别以+及-表示，且像素电极Pi所接收的红色、绿色以及蓝色像素信号 分别以VI、 V2及V3表示。首先，在一帧周期P41,对应面板上其一扫描 线的扫描控制信号Scan3使能，使可写入开关T31 T33导通。此时，正极性红色像素信号+Vl经由数据线D31及导通的可写入开关T31而存储于存储 单元C31，负极性绿色像素信号_ V2经由数据线D32及导通的可写入开关 T32而存储于存储单元C32，且正极性蓝色像素信号+ V3经由数据线D33及 导通的可写入开关T33而存储于存储单元C33。接着，在一帧周期P41内， 扫描控制信号F31 F32依序地使能，使可显示开关S31 S33依序地导通，由 此将存储单元C31 C33所存储的像素信号传送至像素电极Pi。因此，像素电 极Pi便会在一帧周期P41内依序地反应正极性红色像素信号+ VI 、负极性绿 色像素信号-V2及正极性蓝色像素信号+ V3,以实现色序驱动及极性反转驱 动。
同理类推，当扫描控制信号Scan3在下一帧周期P42使能，使可写入开 关T31 T33导通时，负极性红色像素信号-VI、正极性绿色像素信号+V2 及'负极性蓝色像素信号-V3分别存储于存储单元C31 ~C33。接着，在一帧 周期P42内，扫描控制信号F31 F32依序地使能，使可显示开关S31 S33依 序地导通。由此，像素电极Pi便会在一帧周期P42内依序地反应正极性红色 像素信号-Vl、负极性绿色像素信号+V2及正极性蓝色像素信号-V3。在 本实施例中，重置信号RST3在可显示开关S31 S33导通之前使能，使重置 开关RS3导通，以重置像素电极Pi。
来达到混色的效果，因此并不局限红色、绿色及蓝色像素信号显示的先后顺 序。另外，在实施例图3中，对同一数据线而言，在连续两帧期间需分别传 送不同极性的像素信号，例如+V1A-V1。因此，在本发明的另一实施例 中，像素单元的驱动电路300前端可耦接一帧率转换器(frame rate converter ), 由此在不同帧周期传送不同极性的像素信号至数据线。
为了能有效地提高帧率及节省帧率转换器所花费的制造成本，以下另举 一实施例加以说明。图5为本发明的一实施例像素单元的驱动电路的电路图。 请参照图5，像素单元的驱动电路500包括子驱动单元510、 520及530、重 置开关RS5及像素电极Pi。每一个子驱动单元510、 520及530包括可写入 开关T51 T52、可显示开关S51 S52及存储单元C51 C52，且每一个子驱动 单元510、 520及530通过对应的两数据线来传送像素信号，亦即D51 D52、 D53 D54及D55 D56。其中，每一个子驱动单元510、 520及530内各元件 耦接关系，与实施例图1中像素单元的驱动电路110(除重置开关RS]之外)所述相同，故不加以赘述。另外，子驱动单元510内的可显示开关S51及S52 分别受控于显示控制信号F51及F52,子驱动单元520内的可显示开关S51 及S52分别受控于显示控制信号F53及F54,且子驱动单元530内的可显示 开关S51及S52分别受控于显示控制信号F55及F56。
对子驱动单元510而言，当扫描控制信号Scan5使能使可写入开关 T51 T52导通时，正极性红色像素信号及负极性红色像素信号分别经由数据 线D51及D52而存储于子驱动单元510内的存储单元C51及C52。同时地， 对子驱动单元520及530而言，正极性绿色像素信号及负极性绿色像素信号 分别经由数据线D53及D54而存储于子驱动单元520内的存储单元C51及 C52，而正极性蓝色像素信号及负极性蓝色像素信号也分别经由数据线D55 及D56存储于子驱动单元5'30内的存储单元C51及C52。因此，当扫描控制 信号Scan5使能时，正负极性的各种颜色像素信号可分别存储于各个子驱动 单元内的存储单元C51及C52。
接着，在一帧周期内，扫描控制信号F51 F56可依序地使能，使对应的 可显示开关导通，进而将正负极性的各种颜色像素信号传送至像素电极Pi。 也就是说，在同一帧周期，像素电极Pi可依序地反应正极性红色像素信号、 负极性红色像素信号、正极性绿色像素信号、负极性绿色像素信号、正极性 蓝色像素信号及负极性蓝色像素信号。在此并不限定于上述像素信号显示的 先后顺序。在本实施例中，重置信号RST5会在各子驱动单元内的可显示开 关S51及S52导通之前使能，以重置像素电极Pi。
本实施例的像素单元的驱动电路300采用色序驱动及极性反转驱动方 式，其通过各子驱动单元内的存储单元C51及C52来存储正负极性的各种颜 色像素，因而只需通过各子驱动单元内的可显示开关S51及S52的切换，便 能有效地提高帧率，.无须额外的帧率转换器来控制像素信号于不同帧周期传 送至数据线。
另外，由于正负极性的各种颜色像素信号已存储各子驱动单元内的存储 单元C51及C52之中，因此本发明另一实施例在一帧周期，可使部分的扫描 控制信号F51 F56依序地使能，例如F51、 F54及F55。因此，在同一帧周 期，像素电极Pi可以依序地反应正极性红色像素信号、负极性绿色像素信号 及正极性蓝色像素信号。而在下一帧周期，可使另一部分的扫描控制信号 F51 F56依序地使能，例如F52、 F53及F56。因此，在同一帧周期，像素电极Pi便会依序地反应负极性红色像素信号、正极性绿色像素信号及负极性 蓝色像素性号。
综上所述，上述实施例图1在一帧周期，通过可写入开关Tll及T12的 切换，将不同极性的像素信号分别存储于存储单元Cll及C12之中。接着， 在同一帧周期，通过可显示开关Sll及S22切换，将不同极性的像素信号依 序地传送至像素电极Pi，以实现高帧率的极性反转驱动。另外，实施例图1 也可利用存储单元Cl 1及C12来存储不同颜色的像素信号，再通过可显示开 关S11及S22切换来进行色序驱动。 、
由于色序驱动通常为切换显示红色、绿色及蓝色三种颜色画面，因此实 施例图3提出一种具有三个存储单元C31 C33的驱动电路。当扫描控制信号 Scan3在一帧周期使能时，正负极性交替的红色、绿色及蓝色像素信号则分别 存储于存储单元C31 C33。在同一帧周期，通过可显示开关S31 S33的切换， 则可将存储单元C31 C33所存储的像素信号传送至像素电极Pi。当扫描控制 信号Scan3在下一帧周期使能时，与上一画面相反极性的红色、绿色及蓝色 像素信号则分别存储于存储单元C31 C33。在同一帧周期，通过可显示开关 S31 S33的切换，则可将存储单元C31 C33所存储的像素信号传送至像素电 极Pi。
在实施例图5中，当扫描控制信号Scan5在一帧周.期使能时，便同时地 将不同极性的各种颜色像素信号传送至各子驱动单元内的存储单元C51及 C52存储。因此，只需通过各子驱动单元内的可显示开关S51及S52的切换， 便可进行色序驱动及极性反转驱动，以及决定显示的帧率。上述实施例无须 额外的帧緩沖器来存储像素信号，即可通过可显示开关的切换来提高帧率， 以避免画面闪烁的情形发生。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何 本领域技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰， 因此本发明的保护范围当视权利要求书所界定者为准。
1权利要求
1.一种像素单元的驱动电路，包括一第一可写入开关，其控制端接收一扫描控制信号，其第一端耦接一第一数据线；一第二可写入开关，其控制端接收该扫描控制信号，其第一端耦接一第二数据线；一第一存储单元，其第一端耦接该第一可写入开关的第二端，其第二端耦接一参考电压，其中该第一存储单元经由该第一可写入开关而接收一第一像素信号；一第二存储单元，其第一端耦接该第二可写入开关的第二端，其第二端耦接该参考电压，其中该第二存储单元经由该第二可写入开关而接收一第二像素信号；一第一可显示开关，其控制端接收一第一显示控制信号，其第一端耦接该第一存储单元的第一端；一第二可显示开关，其控制端接收一第二显示控制信号，其第一端耦接该第二存储单元的第一端；以及一像素电极，耦接该第一可显示开关的第二端及该第二可显示开关的第二端，用以在一帧周期经由该第一可显示开关及该第二可显示开关分别接收该第一像素信号及该第二像素信号。
2. 如权利要求1所述的驱动电路，更包括一重置开关，其控制端接收一重置信号，其第一端耦接该第一可显示开 关的第二端及该第二可显示开关的第二端，其第二端耦接一重置电压，用以在该第一显示开关及该第二显示开关导通之前，重置该像素电极。
3. 如权利要求1所述的驱动电路，其中该第一像素信号及该第二像素信 号分别为正极性及负极性的像素信号。
4. 如权利要求1所述的驱动电路，其中该第一像素信号及该第二像素信 号分别为一第一颜色及一第二颜色的像素信号。
5. 如权利要求4所述的驱动电路，其中该第一像素信号及该第二像素信 号分别为正极性及负极性的像素信号。
6. —种像素单元的驱动方法，包括依据一扫描控制信号，自 一第一数据线传送一第一像素信号至一第一存储单元，且自一第二数据线传送一第二像素信号至一第二存储单元；以及依据一显示控制信号，在一帧周期分别将该第一存储单元及该第二存储 单元电性连接至一像素电极，以显示该第一像素信号及该第二像素信号。
7. 如权利要求6所述的驱动方法，更包括依据一重置信号，在该显示控制信号使能之前，电性连接该像素电极至 一重置电压，以重置该像素电极。
8. 如权利要求6所述的驱动方法，其中该第一像素信号及该第二像素信 号分别为正极'H及负极性的像素信号。
9. 如权利要求6所述的驱动方法，其中该第一像素信号及该第二像素信 号分别为一第一颜色及一第二颜色的像素信号。
10. 如权利要求9所述的驱动方法，其中该第一像素信号及该第二像素 信号分别为正极性及负极性的像素信号。
11. 一种像素单元的驱动电路，包括一第一可写入开关，其控制端接收一扫描控制信号，其第一端耦接一第 一数据线；一第二可写入开关，其控制端接收该扫描控制信号'，其第一端耦接一第 二数据线；一第三可写入开关，其控制端接收该扫描控制信号，其第一端耦接一第 三数据线；一第一存储单元，其第一端耦接该第一可写入开关的第二端，其第二端 耦接一参考电压，其中该第一存储单元经由该第一可写入开关而接收一第一像素信号；一第二存储单元，其第一端耦接该第二可写入开关的第二端，其第二端 耦接该参考电压，其中该第二存储单元经由该第二可写入开关而接收一第二 像素信号；一第三存储单元，其第一端耦接该第三可写入开关的第二端，其第二端 耦接该参考电压，其中该第三存储单元经由该第三可写入开关而接收一第三 像素信号；一第一可显示开关，其控制端接收一第一显示控制信号，其第一端耦接 该第 一存储单元的第 一端；一第二可显示开关，其控制端接收一第二显示控制信号，其第一端耦接该第二存储单元的第 一端；一第三可显示开关，其控制端接收一第三显示控制信号，其第一端耦接 该第三存储单元的第一端；以及一像素电极，耦接该第一可显示开关的第二端、该第二可显示开关的第 二端以及该第三可显示开关的第二端，用以在一帧周期经由该第一可显示开 关、该第二可显示开关及该第三可显示开关分别接收该第一像素信号、该第 二像素信号及该第三像素信号。
12. 如权利要求11所述的驱动电路，更包括一重置开关，其控制端接收一重置信号，其第一端耦接该第一可显示开 关的第二端、该第二可显示开关的第二端及该第三可显示开关的第二端，其 第二端耦接一重置电压，.用以在该第一显示开关、该第二显示开关及该第三 显示开关导通之前，重置该像素电极。
13. 如权利要求11所述的驱动电路，其中该第一像素信号、该第二像素 信号及该第三像素信号分别为 一第 一颜色、 一第二颜色及一第三颜色的像素 信号。
14. 如权利要求13所述的驱动电路，其中该第一像素信号、该第二像素 信号及该第三像素信号分别为正极性、负极性及正极性的像素信号。
15. 如权利要求13所述的驱动电路，其中该第一像素信号、该第二像素 信号及该第三像素信号分别为负极性、正极性及负极性的像素信号。
全文摘要
像素单元的驱动电路包括第一及第二可写入开关、第一及第二存储单元、第一及第二可显示开关及像素电极。第一及第二存储单元分别经由第一及第二可写入开关接收第一及第二像素信号并存储，其中第一及第二可写入开关受控于扫描控制信号而决定导通与否。第一及第二可显示开关分别耦接在第一及第二存储单元与像素电极之间。在一帧周期，通过第一及第二可显示开关的切换，依序将存储在第一及第二存储单元内的第一及第二像素信号传送至像素电极，以显示对应的像素数据。由此，无需额外的帧缓冲器来存储像素信号，便能有效地提高帧率。
文档编号G09G5/36GK101587689SQ200810098538
公开日2009年11月25日 申请日期2008年5月22日 优先权日2008年5月22日
发明者陈燕晟, 颜呈机 申请人:立景光电股份有限公司