专利名称：移位暂存装置及其方法
技术领域：
本发明是有关于一种移位暂存装置及其方法，且特别是有关于一种能提升移位寄 存器内部负责将其所输出的扫描信号的电压准位拉降至低准位栅极电压的NM0S晶体管的 使用可靠度，且又能达到现今日益所重视的面板窄框化需求的移位暂存装置及其方法。
背景技术：
近年来，随着半导体科技蓬勃发展，携带型电子产品及平面显示器产品也随之兴 起。而在众多平面显示器的类型当中，液晶显示器(Liquid CrystalDisplay， LCD)基于其 低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为各显示器产品的主流。 也亦因如此，无不驱使着各家厂商针对液晶显示器的开发技术要朝向更微型化及低制作成 本发展。 为了要降低液晶显示器的制作成本，已有部分厂商研发出在液晶显示面板采用非 晶硅(amorphous silicon,a-Si)制程的条件下，可将原先配置于液晶显示面板的扫描侧所 使用的扫描驱动IC内部的移位寄存器(shift register)转移直接配置在液晶显示面板的 玻璃基板(glass substrate)上。因此，原先配置于液晶显示面板的扫描侧所使用的扫描 驱动IC即可省略，藉以达到降低液晶显示器的制作成本的目的。 图1绘示为公知直接配置在液晶显示面板的玻璃基板上所惯用的移位寄存器100 的电路方块图。图2绘示为图1的移位寄存器100的操作波形图。请合并参照图l及 图2，首先，于一个画面(frame)期间内的第一期间当控制单元101接收到时序控制器 (timing controller,未绘示)所提供的起始脉冲STV，或者接收到来自前一级移位寄存器 (未绘示)所输出的扫描信号G(n-l)时，控制单元101会产生两个控制信号CS工与CS2，以 致使NM0S晶体管TA导通，而NM0S晶体管TB截止，所以电容器C于此第一期间^会先储存 一个高准位栅极电压VeH的电荷于其中。 接着，于同样画面期间内的第二期间^，控制单元101还是会产生两个控制信号 CS工与CS2，以致使NM0S晶体管TA导通，而NM0S晶体管TB截止，但由于电容器C于第一期间 ^时已储存了一个高准位栅极电压VOT的电荷，所以控制单元101于第二期间t2所产生的 控制信号CS工的电压准位会被提升至约两倍的高准位栅极电压VeH，如此可以使得移位寄存 器100所输出的扫描信号Gn的电压准位更容易达到高准位栅极电压VOT。
紧接着，于同样画面期间内的第二期间^之后，控制单元101所产生的控制信号 CS工与CS2会分别稳定处在低准位栅极电压Va与高准位栅极电压VeH的电压准位状态，且必 须等到下一个画面期间的第一期间^与第二期间t2时才会再次做改变。因此，根据上述描 述内容可得知的是，NM0S晶体管TB仅会在每个画面期间内的第一期间^与第二期间t2时 才会截止，而其余期间皆会导通，藉以负责将移位寄存器100所输出的扫描信号Gn的电压 准位拉降至低准位栅极电压Va。 故在此状况下，NM0S晶体管lB很有可能在长时间的导通状态下造成其快速老 化，而造成其使用可靠度下降。再者，更会导致NMOS晶体管TB的电子捕捉效应(chargetr即ping effect)现象加恶，而使得NM0S晶体管TB的临限电压(threshold voltage, Vth) 会随着长时间的导通状态下加速增加。如此，便会使得NMOS晶体管TB负责将移位寄存器 100所输出的扫描信号Gn的电压准位拉降至低准位栅极电压Va的能力出现问题。
也亦因如此，极有可能发生的问题就是会使得原本对应于扫描信号Gn而开启的 像素误写入下一级移位寄存器所输出的扫描信号G(n+l)而对应开启的像素所需的数据电 压，进而导致液晶显示器所显示的影像画面发生异常。 而为了要改善上述所提及的问题，便有人提出将负责起移位寄存器所输出的扫描 信号的电压准位拉降至低准位栅极电压的NMOS晶体管多增设几颗，并且各自搭配一个控 制单元，藉以致使同一时间仅有一颗NMOS晶体管负责将移位寄存器所输出的扫描信号的 电压准位拉降至低准位栅极电压，藉此来解决上述所提及的问题。 图3绘示为可以解决图1所揭露的移位寄存器100缺点的移位寄存器300的电路 方块图，其主要是当移位寄存器300所输出的扫描信号Gn的电压准位必须拉降至低准位栅 极电压Va时，控制单元301a与301b会采取分工的运作模式，藉以于同一时间仅利用NMOS 晶体管T2与T6其中之一，负责将移位寄存器300所输出的扫描信号Gn的电压准位拉降至 低准位栅极电压V^如此即可解决移位寄存器IOO所衍生出的缺点。 图4绘示为针对图1的移位寄存器100的NMOS晶体管TB与图3的移位寄存器300 的NMOS晶体管T2、T6的应力(stress)测试图。请参照图4，图4所揭露的应力测试图的横 轴代表时间(小时)，而纵轴代表NMOS晶体管TB、T2、T6的临限电压(Vth)漂移量(电压)， 其中横、纵轴皆采用对数单位(log scale)。另外，随时间增加而攀升的实线401为移位寄 存器100的NMOS晶体管TB的临限电压(Vth)漂移量，而随时间增加而攀升的虚线402为 移位寄存器300的NMOS晶体管T2、 T6的临限电压(Vth)漂移量。 依据上述对于图4解说的内容并搭配图4可明显看出，移位寄存器300的NMOS晶 体管T2、 T6的临限电压(Vth)漂移量较趋缓于移位寄存器100的NMOS晶体管TB的临限电 压(Vth)漂移量。因此，NMOS晶体管T2、T6的使用可靠度便可提升，所以NMOS晶体管T2、T6 负责将移位寄存器300所输出的扫描信号Gn的电压准位拉降至低准位栅极电压Va的能力 也会随之增加。 虽然图3所揭露的移位寄存器300可以克服移位寄存器100所衍生出的缺点，但 是负责将移位寄存器300所输出的扫描信号Gn的电压准位拉降至低准位栅极电压Va的 NMOS晶体管T2、T6，必须各自搭配一个控制单元301a与301b，如此便会使得移位寄存器300 的布局(layout)面积增加许多，而此现象并不利于现今日益所重视的面板窄框化的需求。
发明内容
有鉴于此，为了要能达到现今日益所重视的面板窄框化需求的目的，且又能同时 兼顾提升移位寄存器内部负责将其所输出的扫描信号的电压准位拉降至低准位栅极电压 的NMOS晶体管的使用可靠度。因此，本发明提出一种直接配置在液晶显示面板的玻璃基板 上的移位暂存装置，其具有多数个彼此串接在一起的移位寄存器，而每一个移位寄存器包 括第一晶体管、第二晶体管、第三晶体管、储能组件，以及控制单元。 于本发明的一实施例中，第一晶体管的第一漏/源极用以接收第一频率信号，第 一晶体管的栅极用以接收第一控制信号，而第一晶体管的第二漏/源极用以产生扫描信号。第二晶体管的第一漏/源极电性连接第一晶体管的第二漏/源极，第二晶体管的栅极 用以接收第二频率信号，而第二晶体管的第二漏/源极用以接收第一频率信号，其中第一 频率信号与第二频率信号的相位差为180度。 第三晶体管的第一漏/源极电性连接第一晶体管的第二漏/源极，第三晶体管的 栅极用以接收第二控制信号，而第三晶体管的第二漏/源极用以接收低准位栅极电压。储 能组件电性连接于第一晶体管的栅极与第二漏/源极之间。控制单元会依据第一频率信 号、第二频率信号、低准位栅极电压及起始信号，而产生第一控制信号与第二控制信号。
于本发明的一实施例中，本发明所提出的移位寄存器会于一画面期间利用第一晶 体管将所述扫描信号的电压准位拉升至高准位栅极电压，并且利用第二晶体管与第三晶体 管分时将所述扫描信号的电压准位拉降至低准位栅极电压。 于本发明的一实施例中，控制单元包括第四晶体管、第五晶体管、第六晶体管，以 及第七晶体管。其中，第四晶体管的第一漏/源极用以接收起始信号，第四晶体管的栅极用 以接收第二频率信号，而第四晶体管的第二漏/源极电性连接第一晶体管的栅极，用以产 生第一控制信号。第五晶体管的栅极电性连接第四晶体管的第二漏/源极，第五晶体管的 第一漏/源极用以接收低准位栅极电压，而第五晶体管的第二漏/源极电性连接第三晶体 管的栅极，用以产生第二控制信号。 第六晶体管的栅极电性连接第五晶体管的第二漏/源极，第六晶体管的第一漏/
源极电性连接第四晶体管的第二漏/源极，而第六晶体管的第二漏/源极用以接收低准位
栅极电压。第七晶体管的栅极与第一漏/源极彼此电性连接在一起，并用以接收第一频率
信号，而第七晶体管的第二漏/源极电性连接第五晶体管的第二漏/源极。 于本发明的一实施例中，上述液晶显示面板采用非晶硅制程方式制作而成。因此，
上述第一晶体管、上述第二晶体管、上述第三晶体管、上述第四晶体管、上述第五晶体管、上
述第六晶体管及上述第七晶体管为NM0S晶体管。 从另一观点来看，本发明提供一种具有上述本发明所提出的移位暂存装置的液晶 显示面板，以及具有此液晶显示面板的液晶显示器。 再从另一观点来看，本发明提出一种移位暂存方法，其适用于如上述本发明所提 出的移位暂存装置。本发明所提出的移位暂存方法包括下列步骤首先，于所述画面期间内 的第一期间，当起始信号与第二频率信号同时致能时，致使控制单元所产生的第一控制信 号与第二控制信号分别为致能与消能，藉以利用第二晶体管将扫描信号的电压准位拉降至 低准位栅极电压。接着，于所述画面期间内的第二期间，当起始信号与第二频率信号同时消 能时，致使控制单元所产生的第一控制信号与第二控制信号分别为致能与消能，藉以利用 第一晶体管将扫描信号的电压准位拉升至高准位栅极电压。 之后，于所述画面期间内的第三期间，当起始信号与第二频率信号分别为消能与 致能时，致使控制单元所产生的第一控制信号与第二控制信号同时消能，藉以利用第二晶 体管将扫描信号的电压准位拉降至低准位栅极电压。最后，于所述画面期间内的第四期间， 当起始信号与第二频率信号同时消能时，致使控制单元所产生的第一控制信号与第二控制 信号分别为消能与致能，藉以利用第三晶体管将扫描信号的电压准位拉降至低准位栅极电 压。 本发明所提出的移位暂存装置及其方法，其主要是将负责起移位寄存器所输出的扫描信号的电压准位拉降至低准位栅极电压的NM0S晶体管增设为二颗，其中一个NMOS晶 体管是透过控制单元来控制其导通状态，另一个NMOS晶体管是透过原先提供至移位寄存 器所需的频率信号或其反相过后的频率信号来控制其导通状态。 因此，负责起移位寄存器所输出的扫描信号的电压准位拉降至低准位栅极电压的 这两个NMOS晶体管的临限电压漂移量会更为趋缓，藉此即可大大地提升其使用可靠度。另 外，由于每一个移位寄存器寄存器内部仅设置一个控制单元，所以本发明所提出的移位暂 存装置整体的布局面积便会减少，藉此即可达到现今日益所重视的面板窄框化的需求。
图1绘示为公知直接配置在液晶显示面板的玻璃基板上所惯用的移位寄存器100 的电路方块图； 图2绘示为图1的移位寄存器100的操作波形图； 图3绘示为可以解决图1所揭露的移位寄存器100缺点的移位寄存器300的电路 方块图； 图4绘示为针对图1的移位寄存器100的NMOS晶体管TB与图3的移位寄存器300 的NMOS晶体管T2、 T6的应力测试图； 图5绘示为本发明一实施例的移位暂存装置500的电路方块图； 图6绘示为移位暂存装置500内部的每一个移位寄存器 SR3更详细的电路
图； 图7绘示为图5的移位暂存装置500的操作时序图； 图8绘示为针对图6的移位寄存器 SR3的NMOS晶体管T2' 、 T5'与T8'在其 第二漏/源极分别为接收频率信号CKB/CK及低准位栅极电压Va的应力(stress)测试图。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附图式，作详细说明如下。
具体实施例方式
本发明所欲达成的技术功效，主要为提升移位寄存器内部负责将其所输出的扫描 信号的电压准位拉降至低准位栅极电压的NMOS晶体管的使用可靠度，且更可达到现今日 益所重视的面板窄框化的需求。而以下内容将针对本案的技术特征来做一详加描述，以提 供给本发明领域具有通常知识者参详。 图5绘示为本发明一实施例的移位暂存装置500的电路方块图。请参照图5，本 实施例的移位暂存装置500为直接配制在液晶显示面板(未绘示)的玻璃基板(glass substrate)上，且其内具有多数个与液晶显示面板内的扫描线数目相符的移位寄存器，用 以依序产生扫描信号至对应的扫描线上，藉以开启或关闭耦接至扫描线上的像素。
另外，上述的液晶显示面板是采用非晶硅(a-Si)制程方式制作而成。而为了要方 便说明本发明所欲阐述的精神，于此先假设液晶显示面板内的扫描线总共有3条，因此本 实施例的移位暂存装置500则具有3个移位寄存器 SR3，但本发明并不限制于此。
于本实施例中，移位寄存器包括控制单元501a、晶体管T/ T3'，以及储能组 件Q。其中，控制单元501a会依据频率信号CKB、频率信号CK、低准位栅极电压Va及时序控制器(timing controller,未绘示)所提供的起始脉冲STV，而产生控制信号CS:与控制 信号CS2，其中频率信号CKB与频率信号CK的相位差为180度，且亦可由时序控制器来提供。
另外，晶体管T/的第一漏/源极用以接收频率信号CK，晶体管T/的栅极用以接 收控制信号CS"而晶体管T/的第二漏/源极用以产生扫描信号&。晶体管T2'的第一漏/ 源极电性连接晶体管1\的第二漏/源极，晶体管T2'的栅极用以接收频率信号CKB，而晶体 管T/的第二漏/源极用以接收频率信号CK。晶体管T/的第一漏/源极电性连接晶体管 T/的第二漏/源极，晶体管T3'的栅极用以接收控制信号CS2，而晶体管T3'的第二漏/源 极用以接收低准位栅极电压V『储能组件Q电性连接于晶体管T/的栅极与第二漏/源 极之间，且可以利用电容器(c即acitor)来实现。 再者，移位寄存器于一个画面期间会利用晶体管T/将其所产生的扫描信号^ 的电压准位拉升至高准位栅极电压(VJ，并利用晶体管1V与晶体管T/分时将其所产生 的扫描信号^的电压准位拉降至低准位栅极电压(Va)。 于本实施例中，移位寄存器SR2包括控制单元501b、晶体管V V ，以及储能组 件C2。其中，控制单元501b会依据频率信号CKB、频率信号CK、低准位栅极电压Va及移位 寄存器所输出的扫描信号G"而产生控制信号CS3与控制信号CS4。
另外，晶体管T/的第一漏/源极用以接收频率信号CKB，晶体管T/的栅极用以 接收控制信号CS3，而晶体管T/的第二漏/源极用以产生扫描信号62。晶体管T/的第一 漏/源极电性连接晶体管T4'的第二漏/源极，晶体管T5'的栅极用以接收频率信号CK，而 晶体管T5'的第二漏/源极用以接收频率信号CKB。晶体管T6'的第一漏/源极电性连接晶 体管T/的第二漏/源极，晶体管T6'的栅极用以接收控制信号C^，而晶体管Te'的第二漏/源 极用以接收低准位栅极电压V『储能组件G电性连接于晶体管T/的栅极与第二漏/源 极之间，且同样可以利用电容器来实现。 再者，移位寄存器SR2于一个画面期间会利用晶体管T/将其所产生的扫描信号G2 的电压准位拉升至高准位栅极电压(VJ，并利用晶体管1V与晶体管Te'分时将其所产生 的扫描信号G2的电压准位拉降至低准位栅极电压(Va)。 于本实施例中，移位寄存器SR3包括控制单元501c、晶体管T/ V ，以及储能组 件C3。其中，控制单元501c会依据频率信号CKB、频率信号CK、低准位栅极电压Va及移位 寄存器SR2所输出的扫描信号G3，而产生控制信号CS5与控制信号CS6。
另外，晶体管T/的第一漏/源极用以接收频率信号CK，晶体管T/的栅极用以接 收控制信号CS5，而晶体管T/的第二漏/源极用以产生扫描信号G3。晶体管T8'的第一漏/ 源极电性连接晶体管T/的第二漏/源极，晶体管T8'的栅极用以接收频率信号CKB，而晶体 管IV的第二漏/源极用以接收频率信号CK。晶体管T/的第一漏/源极电性连接晶体管 T/的第二漏/源极，晶体管T9'的栅极用以接收控制信号CS6，而晶体管T9'的第二漏/源 极用以接收低准位栅极电压V『储能组件Q电性连接于晶体管T/的栅极与第二漏/源 极之间，且同样可以利用电容器来实现。 再者，移位寄存器SR3于一个画面期间会利用晶体管T/将其所产生的扫描信号G3 的电压准位拉升至高准位栅极电压(VJ，并利用晶体管1V与晶体管T/分时将其所产生 的扫描信号G3的电压准位拉降至低准位栅极电压(Va)。 图6绘示为移位暂存装置500内部的每一个移位寄存器 SR3更详细的电路图。请合并参照图5及图6，于本实施例中，控制单元501a 501c都是由晶体管T1Q" T13" 所构成的。其中，晶体管T1Q"的第一漏/源极用以对应的接收起始脉冲STV/扫描信号 扫描信号G2，晶体管1\。"的栅极用以对应的接收频率信号CKB/CK，而晶体管1\。"的第二漏/ 源极会对应的电性连接至晶体管T/ /T4' /T/的栅极，并用以对应的产生控制信号CS乂CS乂 CS5。 晶体管Tn"的栅极电性连接晶体管T1Q"的第二漏/源极，晶体管Tn"的第一漏/ 源极用以接收低准位栅极电压Va，而晶体管Tn"的第二漏/源极会对应的电性连接至晶体 管V /T6' /T9'的栅极，并用以对应的产生控制信号CS2/CS4/CS6。晶体管T12"的栅极电性 连接晶体管Tn"的第二漏/源极，晶体管T12"的第一漏/源极电性连接晶体管T1Q"的该第 二漏/源极，而晶体管1\2"的第二漏/源极用以接收低准位栅极电压V『晶体管1\3"的栅 极与第一漏/源极彼此电性连接在一起，用以对应的接收频率信号CKB/CK，而晶体管1\3"的 第二漏/源极电性连接晶体管Tn"的第二漏/源极。 而在此先值得一提的是，由于液晶显示面板是采用非晶硅(a-Si)制程方式制作 而成的，所以上述晶体管T/ T9'及L。" 1^"皆为NM0S晶体管。此外，为了要能清楚 地说明本实施例的移位暂存装置500可以达到既定的技术功效，以下将搭配移位暂存装置 500的操作时序图来做进一步地说明，藉以让本发明领域的技术人员知晓本发明所欲阐述 的精神。 图7绘示为图5的移位暂存装置500的操作时序图。请合并参照图5 图7，首先 值得一提的是，本实施例的频率信号CKB与频率信号CK的逻辑高电压准位设定为可以将像 素开启的高准位栅极电压VeH，而频率信号CKB与频率信号CK的逻辑低电压准位设定为可 以将像素关闭的低准位栅极电压Va。 因此，于一个画面期间(frame period)F:内的第一期间t/开始，由于移位寄存器 所接收的起始脉冲STV与频率信号CKB会同时致能，所以移位寄存器内部控制单元 501a所产生的控制信号CS工与控制信号CS2会分别为致能与消能。藉此，晶体管T/会负责 将扫描信号&的电压准位拉降至低准位栅极电压Va，且使得储能组件Q于此第一期间t/ 会先储存一个高准位栅极电压VeH的电荷于其中。 接着，于相同画面期间^内的第二期间t2'，由于移位寄存器所接收的起始脉 冲STV与频率信号CKB会同时消能，所以移位寄存器内部控制单元501a所产生的控制 信号CS工与控制信号CS2会分别为致能与消能，但由于储能组件Q于第一期间t/时已储存 了一个高准位栅极电压V^的电荷于其中，所以控制单元501a于第二期间t2'所产生的控 制信号CS工的电压准位会被提升至约两倍的高准位栅极电压VOT，以提供至晶体管T/的栅 极。藉此，晶体管T/会负责将移位寄存器所输出的扫描信号^的电压准位拉升至高 准位栅极电压VeH。 之后，于相同画面期间^内的第三期间t3'，由于移位寄存器所接收的起始脉 冲STV与频率信号CKB分别为消能与致能，所以移位寄存器内部控制单元501a所产生 的控制信号CS工与控制信号CS2会同时消能。藉此，晶体管T/会负责将扫描信号^的电压 准位拉降至低准位栅极电压Va。 最后，于相同画面期间^内的第四期间t4'，由于移位寄存器所接收的起始脉 冲STV与频率信号CKB会同时消能，所以移位寄存器内部控制单元501a所产生的控制信号CS工与控制信号CS2会分别为消能与致能。藉此，晶体管T/会负责将扫描信号^的电 压准位拉降至低准位栅极电压Va。 故依据上述可知，于一个画面期间^内，负责将移位寄存器所输出的扫描信号 ^的电压准位拉降至低准位栅极电压Va的组件会分配至NMOS晶体管T2'与T3'。因此，随 着移位寄存器的运作时间持续增加时，NMOS晶体管T2'与T3'的临限电压漂移量就会比 较趋缓。 另外，由于NMOS晶体管V的第二漏/源极为接收频率信号CK，所以会致使NMOS 晶体管IV的电子捕捉效应(charge tr即ping effect)现象改善许多，而使得NMOS晶体 管T/的临限电压漂移量比较不会随着长时间的导通状态下加速增加，所以NM0S晶体管1V 的使用可靠度便可大大地提升。 同时间，于相同画面期间^内的第一期间t/，由于移位寄存器SR2所接收的扫描 信号^与频率信号CK会同时消能，所以移位寄存器SR2内部控制单元501b所产生的控制 信号CS3与控制信号CS4会分别为消能与致能。藉此，晶体管Te'会负责将扫描信号G2的电 压准位拉降至低准位栅极电压Va。 接着，于相同画面期间^内的第二期间t2'，由于移位寄存器SR2所接收的扫描信 号^与频率信号CK会同时致能，所以移位寄存器SR2内部控制单元501b所产生的控制信 号CS3与控制信号CS4会分别为致能与消能。藉此，晶体管T/会负责将扫描信号G2的电压 准位拉降至低准位栅极电压Va，且使得储能组件C2于此第二期间t2'会先储存一个高准位 栅极电压V^的电荷于其中。 之后，于相同画面期间^内的第三期间V ，由于移位寄存器SR2所接收的扫描信 号^与频率信号CK同时消能时，所以移位寄存器SR2内部控制单元501b所产生的控制信 号CS3与控制信号CS4会分别为致能与消能，但由于储能组件C2于第二期间t2'时已储存了 一个高准位栅极电压VeH的电荷于其中，所以控制单元501b于第三期间t3'所产生的控制 信号CS3的电压准位会被提升至约两倍的高准位栅极电压VeH，以提供至晶体管T4'的栅极。 藉此，晶体管T4'会负责将扫描信号G2的电压准位拉升至高准位栅极电压VOT。
最后，于相同画面期间^内的第四期间t4'，由于移位寄存器SR2所接收的扫描信 号^与频率信号CK分别为消能与致能，所以移位寄存器SR2内部控制单元501b所产生的 控制信号CS3与控制信号CS4会同时消能。藉此，晶体管T/会负责将扫描信号G2的电压准 位拉降至低准位栅极电压Va。 故依据上述可知，于一个画面期间^内，负责将移位寄存器SR2所输出的扫描信号 G2的电压准位拉降至低准位栅极电压Va的组件会分配至NMOS晶体管T5'与T6'。因此，随 着移位寄存器SR2的运作时间持续增加时，NMOS晶体管T5'与T6'的临限电压漂移量就会比 较趋缓。 另夕卜，由于NMOS晶体管T5'的第二漏/源极为接收频率信号CKB，所以会致使NMOS 晶体管IV的电子捕捉效应(charge tr即ping effect)现象改善许多，而使得NMOS晶体 管V的临限电压漂移量比较不会随着长时间的导通状态下加速增加，所以NMOS晶体管V 的使用可靠度便可大大地提升。 同时间，于相同画面期间^内的第一期间t/，由于移位寄存器SR3所接收的扫描 信号G2与频率信号CKB分别为消能与致能时，所以移位寄存器SR3内部控制单元501c所产生的控制信号CS5与控制信号CS6会同时消能。藉此，晶体管Ts'会负责将扫描信号G3的电 压准位拉降至低准位栅极电压Va。 接着，于相同画面期间^内的第二期间t2'，由于移位寄存器SR3所接收的扫描信 号G2与频率信号CKB会同时消能，所以移位寄存器SR3内部控制单元501c所产生的控制信 号CS5与控制信号CS6会分别为消能与致能。藉此，晶体管T/会负责将扫描信号G3的电压 准位拉降至低准位栅极电压Va。 之后，于相同画面期间^内的第三期间t3'，由于移位寄存器SR3所接收的扫描信 号G2与频率信号CKB会同时致能，所以移位寄存器SR3内部控制单元501c所产生的控制信 号CS5与控制信号CS6分别为致能与消能。藉此，晶体管Ts'会负责将扫描信号G3的电压准 位拉降至低准位栅极电压Va，且使得储能组件C3于此第三期间t3'会先储存一个高准位栅 极电压V^的电荷于其中。 最后，于相同画面期间^内的第四期间t4'，由于移位寄存器SR3所接收的扫描信 号G2与频率信号CKB会同时消能，所以移位寄存器SR3内部控制单元501c所产生的控制信 号CS5与控制信号CS6会分别为致能与消能，但由于储能组件C3于第三期间t3'时已储存了 一个高准位栅极电压VeH的电荷于其中，所以控制单元501c于第四期间t4'所产生的控制 信号CS5的电压准位会被提升至约两倍的高准位栅极电压VeH，以提供至晶体管T/的栅极。 藉此，晶体管T/会负责将扫描信号G3的电压准位拉升至高准位栅极电压VOT。
故依据上述可知，于一个画面期间^内，负责将移位寄存器SR3所输出的扫描信号 G3的电压准位拉降至低准位栅极电压Va的组件会分配至NMOS晶体管V与V 。因此，随 着移位寄存器SR3的运作时间持续增加时，NMOS晶体管T8'与T9'的临限电压漂移量就会比 较趋缓。 另外，由于NMOS晶体管T8'的第二漏/源极为接收频率信号CK，所以会致使NMOS 晶体管IV的电子捕捉效应(charge tr即ping effect)现象改善许多，而使得NMOS晶体 管1V的临限电压漂移量比较不会随着长时间的导通状态下加速增加，所以NM0S晶体管T8' 的使用可靠度便可大大地提升。 除此之外，由于控制单元501a 501c内的晶体管T13"接成二极管连接(Diode
connected)的型式，所以可以使得控制信号CS2、CS4与CS6的电压准位会低于高准位栅极电
压V^的电压准位，如此即可致使NMOS晶体管lV、Te'与V的使用寿命延长。 再者，更值得一提的是，依据本发明的精神并不限制NMOS晶体管T2'、T5'与T8'的
第二漏/源极一定要接收频率信号CKB/CK。更清楚来说，上述实施例的NMOS晶体管T2'、
T5'与T8'的第二漏/源极亦可接收低准位栅极电压Va，而同样可以致使移位暂存装置500
可以达到既定的技术功效。 图8绘示为针对图6的移位寄存器 SR4的NMOS晶体管T2' 、 T5'与T8'在其 第二漏/源极分别为接收频率信号CKB/CK及低准位栅极电压Va的应力(stress)测试图。 请参照图8，图8所揭露的应力测试图的横轴代表时间(小时)，而纵轴代表NMOS晶体管 T2'、 T5'与IV的临限电压(Vth)漂移量(电压)。其中，随时间增加而攀升的实线801为 NMOS晶体管T2' 、T5'与T8'的第二漏/源极在接收频率信号CKB/CK的条件下所量测出的临 限电压(Vth)漂移量，而随时间增加而攀升的虚线802为NMOS晶体管T2'、 T5'与T8'的第 二漏/源极在接收低准位栅极电压Va的条件下所量测出的临限电压(Vth)漂移量。
故依据上述对于图8解说的内容并搭配图8可明显看出，NM0S晶体管T2' 、 T5'与 !V的第二漏/源极在接收频率信号CKB/CK的条件下所量测出的临限电压(Vth)漂移量较 低于NM0S晶体管T2' 、 T5'与T8'的第二漏/源极在接收低准位栅极电压Va的条件下所量 测出的临限电压(Vth)漂移量。 因此，本发明所提出的移位寄存器若与先前技术所揭露的移位寄存器相比较的
话，本发明所提出的移位寄存器的使用可靠度及使用寿命皆会比先前技术所揭露的移位寄
存器来的好及长。再者，由于本发明所提出的移位寄存器内部仅需配置一个控制单元，所以
本发明所提出的移位暂存装置整体的布局面积便会减少，藉此即可达到现今日益所重视的
面板窄框化的需求。据此，若将本发明所提出的移位暂存装置直接配置在液晶显示面板的
玻璃基板的液晶显示面板及其液晶显示器即属本发明所欲保护的范畴。 除了上述实施例的移位暂存装置以外，本发明另外还提出 一种移位暂存方法。此
移位暂存方法的细节皆已包含于上述的移位暂存装置的实施例中，因此，在本发明相关技
术领域中具有通常知识者看过前面的说明之后，应当能轻易实施本移位暂存方法，所以本
移位暂存驱动方法的细节就不在此赘述。 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技 艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围 当视申请专利范围所界定者为准。
权利要求
一种移位暂存装置，配置于一液晶显示面板的一玻璃基板上，其特征在于，该移位暂存装置包括多数个移位寄存器，彼此串接在一起，而每一个移位寄存器包括一第一晶体管，该第一晶体管的第一漏/源极用以接收一第一频率信号，该第一晶体管的栅极用以接收一第一控制信号，而该第一晶体管的第二漏/源极用以产生一扫描信号；一第二晶体管，该第二晶体管的第一漏/源极电性连接该第一晶体管的第二漏/源极，该第二晶体管的栅极用以接收一第二频率信号，而该第二晶体管的第二漏/源极用以接收该第一频率信号，其中该第一频率信号与该第二频率信号的相位差为180度；一第三晶体管，该第三晶体管的第一漏/源极电性连接该第一晶体管的第二漏/源极，该第三晶体管的栅极用以接收一第二控制信号，而该第三晶体管的第二漏/源极用以接收一低准位栅极电压；一储能组件，其电性连接于该第一晶体管的栅极与第二漏/源极之间；以及一控制单元，用以依据该第一频率信号、该第二频率信号、该低准位栅极电压及一起始信号，而产生该第一控制信号与该第二控制信号，其中，该移位寄存器于一画面期间利用该第一晶体管将该扫描信号的电压准位拉升至一高准位栅极电压，并利用该第二晶体管与该第三晶体管分时将该扫描信号的电压准位拉降至该低准位栅极电压。
2. 如权利要求1所述的移位暂存装置，其特征在于，该控制单元包括一第四晶体管，该第四晶体管的第一漏/源极用以接收该起始信号，该第四晶体管的栅极用以接收该第二频率信号，而该第四晶体管的第二漏/源极电性连接该第一晶体管的栅极，用以产生该第一控制信号；一第五晶体管，该第五晶体管的栅极电性连接该第四晶体管的第二漏/源极，该第五晶体管的第一漏/源极用以接收该低准位栅极电压，而该第五晶体管的第二漏/源极电性连接该第三晶体管的栅极，用以产生该第二控制信号；一第六晶体管，该第六晶体管的栅极电性连接该第五晶体管的第二漏/源极，该第六晶体管的第一漏/源极电性连接该第四晶体管的第二漏/源极，而该第六晶体管的第二漏/源极用以接收该低准位栅极电压；以及一第七晶体管，该第七晶体管的栅极与第一漏/源极彼此电性连接在一起，并用以接收该第一频率信号，而该第七晶体管的第二漏/源极电性连接该第五晶体管的第二漏/源极。
3. 如权利要求2所述的移位暂存装置，其特征在于，该液晶显示面板采用非晶硅制程方式制作而成。
4. 如权利要求3所述的移位暂存装置，其特征在于，该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管及该第七晶体管为NM0S晶体管。
5. 如权利要求1所述的移位暂存装置，其特征在于，该储能组件包括一电容器。
6 —种具有如权利要求1所述的移位暂存装置的液晶显示面板。
7. —种具有如权利要求6所述的液晶显示面板的液晶显示器。
8. —种移位暂存方法，其适用于如权利要求2所述的移位暂存装置，其特征在于，该移位暂存方法包括下列步骤于该画面期间内的一第一期间，当该起始信号与该第二频率信号同时致能时，致使该控制单元所产生的该第一控制信号与该第二控制信号分别为致能与消能，藉以利用该第二晶体管将该扫描信号的电压准位拉降至该低准位栅极电压；于该画面期间内的一第二期间，当该起始信号与该第二频率信号同时消能时，致使该控制单元所产生的该第一控制信号与该第二控制信号分别为致能与消能，藉以利用该第一晶体管将该扫描信号的电压准位拉升至一高准位栅极电压；于该画面期间内的一第三期间，当该起始信号与该第二频率信号分别为消能与致能时，致使该控制单元所产生的该第一控制信号与该第二控制信号同时消能，藉以利用该第二晶体管将该扫描信号的电压准位拉降至该低准位栅极电压；以及于该画面期间内的一第四期间，当该起始信号与该第二频率信号同时消能时，致使该控制单元所产生的该第一控制信号与该第二控制信号分别为消能与致能，藉以利用该第三晶体管将该扫描信号的电压准位拉降至该低准位栅极电压。
全文摘要
一种移位暂存装置及其方法。本发明所提出的技术手段主要是将负责移位暂存装置内部的移位寄存器所输出的扫描信号的电压准位拉降至低准位栅极电压的NMOS晶体管，增设为二颗，其中之一NMOS晶体管是透过控制单元来控制其导通状态，另一NMOS晶体管是透过原先提供至移位寄存器所需的频率信号或其反相过后的频率信号来控制其导通状态。因此，这两个NMOS晶体管的临限电压漂移量会更为趋缓，所以其使用可靠度将会提升。另外，由于移位寄存器寄存器内部仅需设置一个控制单元，所以移位暂存装置整体的布局面积便会减少，藉此即可达到现今日益所重视的面板窄框化。
文档编号G09G3/36GK101727804SQ20081020110
公开日2010年6月9日 申请日期2008年10月13日 优先权日2008年10月13日
发明者尤俊国, 施智仁, 许峻源, 郭哲成 申请人:华映视讯(吴江)有限公司;中华映管股份有限公司