专利名称：用于一显示器的显示电路及显示器的制作方法
技术领域：
本发明关于用于一显示器的显示电路及显示器，更具体而言，本发明的显示电路
是将二个子像素串接，以透过单一数据线接受由一数据驱动装置所提供的数据电压，使得 显示电路整体所需的数据线数目减少为现有显示电路的一半。
背景技术：
随着电子显示科技的进步，各式电子显示器大量使用于日常生活中，且其显示质 量也越来越符合人们的需求。电子显示器是通过控制排列成矩阵型式的多个显示单元来呈 现影像，其中各像素都具有一晶体管及一像素电极。各像素的晶体管分别连接至不同的数 据线以接收一数据电压，并将数据电压传导至像素电极，以使像素发光。 由于现今电子显示器的尺寸越做越大，为使呈现的影像保有精确及细致的显示质 量，显示器内部的像素数量，便需与电子显示器的尺寸呈正比。相应地，便需具有大量的数 据线以提供数据电压给各个像素。如此一来，大尺寸的电子显示器即存在着耗电量大的缺 点。 因此，如何降低电子显示器的耗电量，并同时维持其显示质量，进而提升电子显示 器的市场价值，为还需达成的目标。
发明内容
鉴于现有技术所面临的问题，本发明的一目的在于提供一种显示器及其显示电 路。显示电路利用将各像素的二子像素串接以接收同一数据电压，并配合像素排列方式以 及数据线与栅极线与像素的连接关系，减少整体所需的数据线数目，进而降低电子显示器 的耗电量。 为达上述目的，本发明提供一种显示器，其包含一种显示电路、一栅极驱动装置以 及一数据驱动装置。栅极驱动装置用以产生复数个栅极信号，数据驱动装置则用以产生复 数个数据信号，其中这些栅极信号包含一第一栅极信号、一第二栅极信号及一第三栅极信 号，这些数据信号包含一第一数据信号、一第二数据信号及一第三数据信号。
此种显示电路包含一第一栅极线、一第二栅极线、一第三栅极线、一第一数据线、 一第二数据线、一第三数据线以及至少一显示单元。第一栅极线沿一行(row)方向设置且 电性连接栅极驱动装置，用以接收第一栅极信号。第二栅极线沿行方向平行设置于第一栅 极线的下方且电性连接栅极驱动装置，用以接收第二栅极信号。第三栅极线沿行方向平行 设置，且位于第二栅极线的下方，第三栅极线电性连接栅极驱动装置，用以接收第三栅极信 号。第一数据线，沿一与行方向垂直的列(column)方向设置且电性连接数据驱动装置，用 以接收第一数据信号。第二数据线，沿列方向平行设置于第一数据线的左侧且电性连接数 据驱动装置，用以接收第二数据信号，其中第二数据信号的极性系与第一数据信号的极性 相反。第三数据线，沿列方向平行设置于第二数据线的左侧且电性连接数据驱动装置，用以 接收一第三数据信号，其中第三数据信号的极性与第二数据信号的极性相反且与第一数据信号的极性相同。 另外，显示单元包含一第一像素(pixel)、一第二像素、一第三像素以及一第四像 素。第一像素包含一第IA子像素(sub-pixel)以及一第1B子像素，第IA子像素包含一第 1A晶体管(transistor)，第1A晶体管包含一第1A栅极(gate)、一第1A源极(source)以 及一第IA漏极(drain)，第IB子像素包含一第IB晶体管，第IB晶体管包含一第IB栅极、 一第1B源极以及一第1B漏极，其中第1A子像素沿着行方向设置于第IB子像素的左侧，第 1A源极耦合至第一数据线，第1A栅极耦合至第二栅极线，第1A漏极与第IB源极耦合，第 IB栅极耦合至第一栅极线。 第二像素沿着行方向设置于第一像素的左侧，其包含一第2A子像素以及一第2B 子像素，第2A子像素包含一第2A晶体管，第2A晶体管包含一第2A栅极、一第2A源极以及 一第2A漏极，第2B子像素包含一第2B晶体管，第2B晶体管包含一第2B栅极、一第2B源 极以及一第2B漏极，其中第2A子像素沿着列方向设置于第2B子像素的右侧，第2A源极耦 合至第二数据线，第2A栅极耦合至第二栅极线，第2A漏极与第2B源极耦合，第2B栅极耦 合至第一栅极线。 第三像素沿着列方向设置于第一像素的下方，其包含一第3A子像素及第3B子像 素，第3A子像素包含一第3A晶体管，第3A晶体管包含一第3A栅极、一第3A源极以及一第 3A漏极，第3B子像素包含一第3B晶体管，第3B晶体管包含一第3B栅极、一第3B源极以及 一第3B漏极，其中第3A子像素沿着行方向设置于第3B子像素的右侧，第3A源极耦合至第 二数据线，第3A栅极耦合至第三栅极线，第3A漏极与第3B源极耦合，第3B栅极耦合至第 二栅极线。 第四像素沿着行方向设置于第三像素的左侧，并沿着列方向设置于第二像素的下 方，其包含一第4A子像素以及一第4B子像素，第4A子像素包含一第4A晶体管，第4A晶体 管包含一第4A栅极、一第4A源极以及一第4A漏极，第4B子像素包含一第4B晶体管，第4B 晶体管包含一第4B栅极、一第4B源极以及一第4B漏极，其中第4A子像素沿着行方向设置 于第4B子像素的左侧，第4A源极耦合至第三数据线，第4A栅极耦合至第三栅极线，第4A 漏极与第4B源极耦合，第4B栅极耦合至第二栅极线。 为达前述目的，显示器也可包含另一种显示电路。此显示电路包含一第一栅极线、
一第二栅极线、一第一数据线以及一第一像素。栅极线是沿一行(row)方向相邻且平行设
置，数据线则沿与所述行方向垂直的列(column)方向设置。第一像素包含一第1A子像素
及一第1B子像素。1A子像素包含一第一开关以及一第一像素电极，且第一开关包含一控制
端、一第一端以及一第二端，第一开关的所述控制端耦合于第二栅极线，第一开关的第一端
耦合于第一数据线，且第一开关的第二端耦合于第一像素电极。第1B子像素包含一第二开
关以及一第二像素电极，且第二开关包含一控制端、一第一端以及一第二端；第二开关的控
制端耦合于第一栅极线，第二开关的第一端耦合于第一像素电极，且第二开关的第二端耦
合于第二像素电极，并且第二像素电极位于第一像素电极与第一数据线之间。 本发明的显示电路利用将各像素的二子像素串接以接收同一数据电压，并配合像
素排列方式以及数据线与栅极线与像素的连接关系，减少了整体所需的数据线数目，进而
降低了电子显示器的耗电量。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不 构成对本发明的限定。在附图中 图1为本发明一实施例的显示器的示意图； 图2为本发明一实施例的显示器的显示电路的示意图； 图3为用于本发明的显示电路的一栅极电压波形； 图4为用于本发明的显示电路的另一栅极电压波形； 图5为用于本发明的显示电路的又一栅极电压波形； 图6为用于本发明的显示电路的再一栅极电压波形； 图7A为描绘本发明的各子像素的像素电极的极性；以及 图7B为描绘本发明的各子像素的像素电极的亮度表现。主要组件符号说明
1 :显示器11 :栅极驱动装置 13:显示电路 15:数据驱动装置 135 :显示单元135a :第一像素 135b :第二像素135c :第三像素 135d:第四像素 1A:子像素 1A1 :晶体管lAls :源极 1Alg :栅极1Ald :漏极 1A3:像素电极 IB:子像素 1B1 :晶体管lBls :源极 lBlg :栅极lBld :漏极 1B3:像素电极 2A:子像素 2A1 :晶体管2Als :源极 2Alg :栅极2Ald :漏极 2A3:像素电极 2B:子像素 2B1 :晶体管2Bls :源极 2Blg :栅极2Bld :漏极 2B3 :像素电极3A :子像素 3A1 :晶体管3Als :源极 3Alg :栅极3Ald :漏极 3A3:像素电极 3B:子像素 3B1 :晶体管3Bls :源极 3Blg :栅极3Bld :漏极 3B3:像素电极 4A:子像素 4A1 :晶体管4Als :源极 4Alg:栅极4Ald:漏极 4A3:像素电极 4B:子像素 4B1 :晶体管4Bls :源极
4Blg:栅极4Bld:漏极 4B3:像素电极 gl:第一栅极线 g2 :第二栅极线 g3 :第三栅极线 gn-2 :第n-2栅极线gn-l :第n_l栅极线 gn :第n栅极线dl :第一数据线 d2 :第二数据线 d3 :第三数据线 dm-2 :第m-2数据线dm_l :第m_l数据线 dm :第m数据线 Sgl :第一栅极信号 Sg2 :第二栅极信号Sg3 :第三栅极信号 Sdl :第一数据信号Sd2 :第二数据信号 Sd3 :第三数据信号T :时间变量 A :固定值 V0、V1、V2、 V3、V4、V5 :电压值 T0、T1、T 2、T3、T 4、T5:时间区间
具体实施例方式
本发明提供一种显示器及其显示电路。以下将透过实施例来解释本发明内容，然 而，本发明的实施例并非用以限制本发明需在如实施例所述的任何环境、应用或方式方能 实施。因此，关于实施例的说明仅为阐释本发明的目的，而非用以直接限制本发明。需说明 者，以下实施例及图示中，与本发明非直接相关的组件已省略而未绘示。 本发明的一实施例如图1所示，其为本发明的显示器1的示意图。显示器1包含 一栅极驱动装置11、一显示电路13以及一数据驱动装置15。栅极驱动装置11用以产生复 数个栅极信号，并透过复数个栅极线(即gl、 g2、 g3、…、gn-l、 gn-l、 gn)提供这些栅极信 号给显示电路13。数据驱动装置15用以产生复数个数据信号，透过复数个数据线(即dl、 d2、d3、…、dm-2、dm-l、dm)并提供这些数据信号给显示电路13。因版面的大小限制且为更 清楚地阐述本发明的技术内容，后续说明及相关图式仅描绘出显示电路13的局部电路(即 下述的单一显示单元135)、部分栅极线(即下述的栅极线gl、g2、g3)及部分数据线(即下 述的数据线dl、 d2、 d3)作为代表，其余部分则省略未绘示出。 进一步参考图2，其显示用于显示器1的显示电路13的局部。显示电路13包含一 第一栅极线gl、一第二栅极线g2、一第三栅极线g3、一第一数据线dl、一第二数据线d2、一 第三数据线d3、复数个显示单元135以及一共通电极(图未绘出)。第一栅极线gl、第二栅 极线g2及第三栅极线g3分别夹带一第一栅极信号Sgl、一第二栅极信号Sg2及一第三栅极 信号Sg3，且第一数据线dl、第二数据线d2及第三数据线d3分别夹带一第一数据信号Sdl、 一第二数据信号Sd2及一第三数据信号Sd3。共通电极用以提供一共通电压至这些显示单 元135。各显示单元135包含四个像素，即一第一像素135a、一第二像素135b、一第三像素 135c及一第四像素135d。如同先前所述，为便于了解，且因版面的大小限制，本实施例图2 仅绘示出单一显示单元135，而整体的显示电路为图2的局部电路重复延伸。于实际应用 时，熟知本领域技术者当可视需求增加显示单元的数目。 如图2所示，第一栅极线gl沿一行(row)方向设置，并透过电性连接至栅极驱动装置ll，借此接收由栅极驱动装置11所产生的一第一栅极信号Sgl。第二栅极线g2也沿 行方向平行设置于第一栅极线gl的下方，并透过电性连接至栅极驱动装置ll，借此接收由 栅极驱动装置11所产生的一第二栅极信号Sg2。同样地，第三栅极线g3也沿行方向平行设 置于第二栅极线g2的下方，并透过电性连接至栅极驱动装置11以接收由栅极驱动装置11 所产生的一第三栅极信号Sg3。 第一栅极信号Sgl、第二栅极信号Sg2及第三栅极信号Sg3的电压波形如图3至图 6所描绘的电压波形其中之一。于图3中，各栅极信号Sgl、 Sg2、 Sg3的电压波形均包含一 第一区间T1、一第二区间T2以及一第三区间T3三种时间区间，其中第一区间T1的电压值 为Vl，第二区间T2的电压值为V2，第三区间T3的电压值为V3。另外，于图3中，VI及V3 为一高电压准位，且V2为一低电压准位，其中VI = V3 > V2，T1 = T2，T3 = 2T1。另外，任 何熟悉此技术者可轻易了解第一栅极信号Sgl、第二栅极信号Sg2及第三栅极信号Sg3具 有相同波形，且彼此仅于时序上具有一固定差(也即Sg2(t-" =Sgl(t)且Sg3(t-"= Sg2(t)，其中t为一时间变量，t为一固定值)，其余栅极信号间的关系也与上述相同。此 外，图4至图6所描绘的栅极信号间的关系也与上述相同，故于后续段落中不另外赘述。
于图4中，各栅极信号Sgl、 Sg2、 Sg3的电压波形均包含一第一区间Tl、一第二区 间T2、一第三区间T3、一第四区间T4以及一第五区间T5等时间区间，其中第一区间Tl的 电压值为Vl，第二区间T2的电压值为V2，第三区间T3的电压值为V3，第四区间T4的电压 值为V4，第五区间T5的电压值为V4。另外，于图4中，V1、V3及V5为一高电压准位，且V2 及V4为一低电压准位，其中VI = V3 = V5 > V2 = V4， Tl >> A ， T2 = (Tl+2 A ) ， T3 = (T1-A)，T4 = 2A ， A为一固定值。 于图5中，各栅极信号Sgl、 Sg2、 Sg3的电压波形均包含一第一区间Tl、一第二区 间T2以及一第三区间T3等时间区间，其中第一区间Tl还可分为T0区间及(T1-T0)区间， T0区间的电压值为V1， (T1-T0)区间的电压值为一随时间由V1递减至V0的函数，第二区间 T2的电压值为V2，第三区间T3更可分为T0区间及(T3-T0)区间，T0区间的电压值为V3， (T3-T0)区间的电压值为一随时间由V1递减至V0的函数。第四区间T4的电压值为V4。另 外，于第5图中，VI、V3及V4为一高电压准位，V2为一低电压准位，且V0系为介于高电压准 位及低电压准位间的一电压准位，其中VI = V3 = V4 > V2， VI > V0 > V2， Tl = T2 = T3 =T4， T = T1-T0。 于图6中，各栅极信号Sgl、 Sg2、 Sg3的电压波形均包含一第一区间Tl、一第二区 间T2、一第三区间T3、一第四区间T4以及一第五区间T5等时间区间，其中第一区间Tl的 电压值为Vl，第二区间T2的电压值为V2，第三区间T3的电压值为V3，第四区间T4的电压 值为V4，第五区间T5的电压值为V5。另外，于图6中，V1、V3及V5为一高电压准位，且V2 及V4为一低电压准位，其中VI = V3 = V5 > V2 = V4，T1 = T3 = T5，T2 = 2T1，T4 < Tl。
第一数据线dl沿一与行方向垂直的列(column)方向设置，并透过电性连接至数 据驱动装置15，以接收由数据驱动装置15所产生的一第一数据信号Sdl。第二数据线d2 沿列方向平行设置于第一数据线dl的左侧，并透过电性连接至数据驱动装置15，以接收由 数据驱动装置15所产生的一第二数据信号Sd2。第三数据线d3沿列方向平行设置于第二 数据线d2的左侧，并透过电性连接数据驱动装置15，以接收由数据驱动装置15所产生的一 第三数据信号Sd3。于本发明中，为使第一像素135a、第二像素135b、第三像素135c及第四像素135d间的极性以一点转换(dot inversion)方式运作，第二数据信号Sd2的极性设 计成与第一数据信号Sdl的极性相反，以及第三数据信号Sd3的极性设计成与第二数据信 号Sd2的极性相反，且与第一数据信号Sdl的极性相同，如此一来，通过像素间的极性以点 反转方式运作的设计，可更进一步地改善耗电问题。 本发明中，各像素都具有二个子像素，其中二子像素会以串接方式共同接收一数 据驱动装置15所提供的数据信号，故本发明的显示电路13在像素数目与于现有技术相同 的情况下，可减少一半的数据线，进而达到省电的效果。各像素的详细电路结构，也即子像 素间的连接关系以及与数据线与栅极线间的连接关系，则于后续段落加以详细说明。
第一像素135a包含一子像素(sub-pixel) 1A以及一子像素1B，子像素1A包含一 晶体管(transistor) 1A1及一像素电极1A3。晶体管1A1包含一栅极(gate) 1Alg、一源极 (source) lAls以及一漏极(drain) 1Ald。子像素1B包含一晶体管1B1，且晶体管1B1包含一 栅极1Blg、一源极1B1s以及一漏极1Bld。子像素IA沿着行方向设置于子像素IB的左侧， 且晶体管1A1的源极lAls耦合至第一数据线dl以接受第一数据信号Sdl，以及栅极lAlg 耦合至第二栅极线g2以透过接收第二栅极信号Sg2开关晶体管1A1。子像素1A的晶体管 1A1的漏极1Ald与子像素IB的晶体管1B1的源极lBls耦合，使子像素1A与子像素IB串 接以达到共同接收第一数据线dl所夹带的第一数据信号Sdl。栅极lBlg耦合至第一栅极 线gl以透过接收第一栅极信号Sgl开关晶体管1B1。 另外，像素电极(pixel electrode) 1A3耦合至晶体管1A1的漏极lAld，且晶体管 1B1的源极lBls是透过像素电极1A3耦合至晶体管1A1的漏极1Ald。子像素IB包含一像 素电极1B3，且晶体管1B1的漏极lBld耦合至像素电极1B3。此外，子像素IA存在一液晶 电容(图未绘出)及一储存电容(图未绘出)并联地耦合于像素电极1A3与共通电极间。 同样地，子像素1B也存在一液晶电容及一储存电容并联地耦合于像素电极1B3与共通电极 间。 第二像素135b包含一子像素2A以及一子像素2B。子像素2A包含一晶体管2A1 及一像素电极2A3。晶体管2Al包含一栅极2Alg、一源极2Als以及一漏极2Ald。子像素 2B包含一晶体管2Bl，且晶体管2Bl包含一栅极2Blg、一源极2Bls以及一漏极2Bld。子像 素2A沿着行方向设置于子像素2B的右侧，且晶体管2A1的源极2Als耦合至第二数据线d2 以接收第二数据信号Sd2，以及栅极2Alg耦合至第二栅极线g2以透过接收第二栅极信号 Sg2开关晶体管2A1。子像素2A的晶体管2A1的漏极2Ald与子像素2B的晶体管2B1的源 极2Bls耦合，使子像素2A与子像素2B串接以达到共享接收第二数据线d2所夹带的第二 数据信号Sd2。栅极2Blg耦合至第一栅极线gl以透过接收第一栅极信号Sgl开关晶体管 2B1。 另外，像素电极2A3耦合至晶体管2A1的漏极2Ald，且晶体管2B1的源极2Bls透 过像素电极2A3耦合至晶体管2A1的漏极2Ald。子像素2B包含一像素电极2B3，且晶体管 2B1的漏极2Bld耦合至像素电极2B3。子像素2A存在一液晶电容(图未绘出)及一储存 电容(图未绘出)并联地耦合于像素电极2A3与共通电极间。同样地，子像素2B也存在一 液晶电容及一储存电容并联地耦合于像素电极2B3与共通电极间。 第三像素135c是沿着行方向设置于第四像素135d的右侧及沿着列方向设置于第 一像素135a的下方，且包含一子像素3A及子像素3B。子像素3A包含一晶体管3A1及一
12像素电极3A3。晶体管3A1包含一栅极3Alg、一源极3Als以及一漏极3Ald。子像素3B包 含一晶体管3B1，且晶体管3B1包含一栅极3Blg、一源极3Bls以及一漏极3Bld。子像素3A 是沿着行方向设置于子像素3B的右侧，且晶体管3A1的源极3Als耦合至第二数据线d2以 接收第二数据信号Sd2，以及栅极3Alg是耦合至第三栅极线g3以透过接收第三栅极信号 Sg3开关晶体管3A1。子像素3A的晶体管3A1的漏极3Ald是与子像素3B的晶体管3B1的 源极3Bls耦合，使子像素3A与子像素3B串接以达到共同接收第二数据线d2所夹带的第 二数据信号Sd2。栅极3Blg耦合至第二栅极线g2以透过接收第二栅极信号Sg2开关晶体 管3B1。 另外，像素电极3A3耦合至晶体管3A1的漏极3Ald，且晶体管3B1的源极3Bls是 透过像素电极3A3耦合至晶体管3A1的漏极3Ald。子像素3B包含一像素电极3B3，且晶体 管3B1的漏极3Bld耦合至像素电极3B3。此外，子像素3A存在一液晶电容(图未绘出)及 一储存电容(图未绘出)并联地耦合于像素电极3A3与共通电极间。同样地，子像素3B也 存在一液晶电容及一储存电容并联地耦合于像素电极3B3与共通电极间。
第四像素135d是沿着列方向设置于第二像素135b的下方且包含一子像素4A以 及一子像素4B。像素4A包含一晶体管4A1及一像素电极4A3。晶体管4A1包含一栅极 4Alg、一源极4Als以及一漏极4Ald。子像素4B包含一晶体管4B1，且晶体管4B1包含一栅 极4Blg、一源极4Bls以及一漏极4Bld。子像素4A是沿着行方向设置于子像素4B的左侧， 且晶体管4A1的源极4Als是耦合至第三数据线d3以接收第三数据信号Sd3，以及栅极4Alg 是耦合至第三栅极线g3以透过接收第三栅极信号Sg3开关晶体管4A1。晶体管4A1的漏 极4Ald是与晶体管4B1的源极4Bls耦合，使子像素4A与子像素4B串接以达到共同接收 第三数据线d3所夹带的第三数据信号Sd3。栅极4Blg耦合至第二栅极线g2以透过接收第 二栅极信号Sg2开关晶体管4B1。 另外，像素电极4A3耦合至晶体管4A1的漏极4Ald，且晶体管4B1的源极4Bls是
透过像素电极4A3耦合至晶体管4A1的漏极4Ald。子像素4B包含一像素电极4B3，且晶体
管4B1的漏极4Bld耦合至像素电极4B3。此外，子像素4A存在一液晶电容(图未绘出)及
一储存电容(图未绘出)并联地耦合于像素电极4A3与共通电极间。同样地，子像素4B也
存在一液晶电容及一储存电容并联地耦合于像素电极4B3与共通电极间。 需注意者，于本实施例中，各子像素的晶体管是为一场效(field-effect)薄膜晶
体管(thin-film transistor,TFT)，但并不仅限于此，于其它实施形态中，晶体管也可代换
为其它具有开关功能的电路或电子组件。这些具有开关功能的电路或电子组件也可如前述
实施例具有对应于栅极的一控制端、对应于源极的一第一端以及对应于漏极的一第二端，
从而达成前述的耦合关系。 此外，如先前所述，通过数据信号的极性设计，可使像素间的极性以点反转方式 运作，因此当像素间的极性以点反转方式运作时，则子像素间的极性是以列反转(column inversion)方式运作。 详细而言，当第一数据信号Sdl与第三数据信号Sd3的极性都为正极性(+)，且第 二数据信号Sd2为负极性(_)时，像素电极1A3、1B3、2A3、2B3、3A3、3B3、4A3及4B3的极性 关系如图7A所示，也就是说，连接第一数据信号Sdl的子像素的像素电极1A3及1B3为正极 性(+)，连接第二数据信号Sd2的子像素的像素电极lA3、lB3、3A3及3B3为负极性(-)，且连接第三数据信号Sd3的子像素的像素电极4A3及4B3为正极性(+)。因此，像素间的极性是以点反转(dot inversion)方式运作，且子像素间的极性是以列反转(column inversion)方式运作。 另外，由于两相邻的子像素是由串接方式连接至一数据线，因此当接收如图3至图6所绘的栅极信号时，像素间会因栅极线彼此时序的不同而具有亮度的差异，且相邻子像素则会因彼此充电时间长短不同而具有亮度的差异，故而使得本发明的像素电极具有四种不同的亮度表现(1、 II、 ni及IV)，如图7B所示。然而，通过本发明的跨接电路设计及像素的排列可有效地使具四种不同的亮度表现的像素电极规律地分布于整个显示电路，相邻两列或相邻两行的子像素具有相异亮度表现，使显示画面更均匀。 如本实施例所描述，第一像素135a的子像素电性连接方式虽相似于第二像素135b的子像素电性连接方式，但第一像素135a通过子像素1A的晶体管1A1的源极1Als透过线路跨接经过子像素1B耦合于第一数据线dl的方式来改变子像素间的连接顺序。如此一来，透过上述的跨接电路设计及像素的排列即可达到相同像素电极的充电效果，进而减少人眼察觉画面闪烁的异常现象。 综上所述，本发明的显示器的显示电路中，是将二子像素的晶体管串接以接受同一数据电压，使其整体所需的数据线减少为现有显示器的一半。此外，透过显示电路的跨接电路设计、像素的排列以及数据线与栅极线与像素间的连接关系，可有效地达到相同像素电极的充电效果，进而避免显示画面的闪烁问题。因此，本发明的显示器不但可维持其显示质量，更可有效地降低显示电路的耗电量，以克服现有技术的缺点。 上述的实施例仅用来例举本发明的实施形态，以及阐释本发明的技术特征，并非用来限制本发明的保护范围。任何熟悉此技术者可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利保护范围应以申请专利范围为准。
权利要求
一种用于一显示器的显示电路，其特征在于，所述显示器包含所述显示电路、一栅极驱动装置以及一数据驱动装置，所述栅极驱动装置用以产生复数个栅极信号，所述数据驱动装置用以产生复数个数据信号，所述栅极信号包含一第一栅极信号、一第二栅极信号及一第三栅极信号，所述数据信号包含一第一数据信号、一第二数据信号及一第三数据信号，所述显示电路包含一第一栅极线，沿一行方向设置，且电性连接所述栅极驱动装置，用以接收所述第一栅极信号；一第二栅极线，沿所述行方向平行设置于所述第一栅极线的下方，且电性连接所述栅极驱动装置，用以接收所述第二栅极信号；一第三栅极线，沿所述行方向平行设置于所述第二栅极线的下方，且电性连接所述栅极驱动装置，用以接收所述第三栅极信号；一第一数据线，沿一与所述行方向垂直的列方向设置，且电性连接所述数据驱动装置，用以接收所述第一数据信号；一第二数据线，沿所述列方向平行设置于所述第一数据线的左侧，且电性连接所述数据驱动装置，用以接收所述第二数据信号，所述第二数据信号的极性与所述第一数据信号的极性相反；一第三数据线，沿所述列方向平行设置于所述第二数据线的左侧，且电性连接所述数据驱动装置，用以接收一第三数据信号，所述第三数据信号的极性与所述第二数据信号的极性相反，且与所述第一数据信号的极性相同；以及至少一显示单元，所述显示单元包含一第一像素，包含一第1A子像素以及一第1B子像素，所述第1A子像素包含一第1A晶体管，所述第1A晶体管包含一第1A栅极、一第1A源极以及一第1A漏极，所述第1B子像素包含一第1B晶体管，所述第1B晶体管包含一第1B栅极、一第1B源极以及一第1B漏极，其中所述第1A子像素沿着所述行方向设置于所述第1B子像素的左侧，所述第1A源极耦合至所述第一数据线，所述第1A栅极耦合至所述第二栅极线，所述第1A漏极与所述第1B源极耦合，所述第1B栅极耦合至所述第一栅极线；一第二像素，沿着所述行方向设置于所述第一像素的左侧，包含一第2A子像素以及一第2B子像素，所述第2A子像素包含一第2A晶体管，所述第2A晶体管包含一第2A栅极、一第2A源极以及一第2A漏极，所述第2B子像素包含一第2B晶体管，所述第2B晶体管包含一第2B栅极、一第2B源极以及一第2B漏极，其中所述第2A子像素沿着所述行方向设置于所述第2B子像素的右侧，所述第2A源极耦合至所述第二数据线，所述第2A栅极耦合至所述第二栅极线，所述第2A漏极与所述第2B源极耦合，所述第2B栅极耦合至所述第一栅极线；一第三像素，沿着所述列方向设置于所述第一像素的下方，包含一第3A子像素及第3B子像素，所述第3A子像素包含一第3A晶体管，所述第3A晶体管包含一第3A栅极、一第3A源极以及一第3A漏极，所述第3B子像素包含一第3B晶体管，所述第3B晶体管包含一第3B栅极、一第3B源极以及一第3B漏极，其中所述第3A子像素沿着所述行方向设置于所述第3B子像素的右侧，所述第3A源极耦合至所述第二数据线，所述第3A栅极耦合至所述第三栅极线，所述第3A漏极与所述第3B源极耦合，所述第3B栅极耦合至所述第二栅极线；以及一第四像素，沿着所述行方向设置于所述第三像素的左侧及沿着所述列方向设置于所述第二像素的下方，包含一第4A子像素以及一第4B子像素，所述第4A子像素包含一第4A晶体管，所述第4A晶体管包含一第4A栅极、一第4A源极以及一第4A漏极，所述第4B子像素包含一第4B晶体管，所述第4B晶体管包含一第4B栅极、一第4B源极以及一第4B漏极，其中所述第4A子像素沿着所述行方向设置于所述第4B子像素的左侧，所述第4A源极耦合至所述第三数据线，所述第4A栅极耦合至所述第三栅极线，所述第4A漏极与所述第4B源极耦合，所述第4B栅极耦合至所述第二栅极线。
2. 如权利要求1所述的显示电路，其特征在于，所述第2A子像素包含一第2A像素电 极，所述第2B子像素包含一第2B像素电极，所述第1A子像素包含一第1A像素电极，所述 第1B子像素包含一第1B像素电极，所述第4A子像素包含一第4A像素电极，所述第4B子 像素包含一第4B像素电极，所述第3A子像素包含一第3A像素电极，所述第3B子像素包含 一第3B像素电极以及一第3B晶体管，且所述第2A漏极与所述第2B源极是透过所述第2A 像素电极耦合，所述第2B漏极耦合至所述第2B像素电极，所述第1A漏极与所述第1B源极 是透过所述第1A像素电极耦合，所述第1B漏极耦合至所述第1B像素电极，所述第4A漏极 与所述第4B源极是透过所述第4A像素电极耦合，所述第4B漏极耦合至所述第4B像素电 极，所述第3A漏极与所述第3B源极是透过所述第3A像素电极耦合，所述第3B漏极耦合至 所述第3B像素电极。
3. 如权利要求2所述的显示电路，其特征在于，所述第2A子像素更包含一第2A液晶 电容耦合于所述第2A像素电极与共通电极间，所述第2B子像素还包含一第2B液晶电容耦 合于所述第2B像素电极与所述共通电极间，所述第1A子像素更包含一第1A液晶电容耦合 于所述第1A像素电极与所述共通电极间，所述第1B子像素还包含一第1B液晶电容耦合于 所述第1B像素电极与所述共通电极间，所述第4A子像素还包含一第4A液晶电容耦合于所 述第4A像素电极与所述共通电极间，所述第4B子像素还包含一第4B液晶电容耦合于所述 第4B像素电极与所述共通电极间，所述第3A子像素还包含一第3A液晶电容耦合于所述第 3A像素电极与所述共通电极间，以及所述第3B子像素还包含一第3B液晶电容耦合于所述 第3B像素电极与所述共通电极间。
4. 如权利要求3所述的显示电路，其特征在于，所述第2A子像素还包含一第2A储存电 容耦合于所述第2A像素电极与所述共通电极间，所述第2B子像素还包含一第2B储存电容 耦合于所述第2B像素电极与所述共通电极间，所述第1A子像素还包含一第1A储存电容耦 合于所述第1A像素电极与所述共通电极间，所述第1B子像素还包含一第1B储存电容耦合 于所述第1B像素电极与所述共通电极间，所述第4A子像素还包含一第4A储存电容耦合于 所述第4A像素电极与所述共通电极间，所述第4B子像素还包含一第4B储存电容耦合于所 述第4B像素电极与所述共通电极间，所述第3A子像素还包含一第3A储存电容耦合于所述 第3A像素电极与所述共通电极间，以及所述第3B子像素还包含一第3B储存电容耦合于所 述第3B像素电极与所述共通电极间。
5. 如权利要求1所述的显示电路，其特征在于，所述第一像素、所述第二像素、所述第 三像素以及所述第四像素是根据所述第一数据信号的极性、所述第二数据信号的极性与所 述第三数据信号的极性相反，以一点转换方式运作。
6. —显示器，其特征在于，所述显示器包含一栅极驱动装置，用以产生复数个栅极信号； 一数据驱动装置，用以产生复数个数据信号；以及 一如权利要求1所述的显示电路，其中所述栅极信号包含所述第一栅极信号、第二栅极信号及第三栅极信号，所述数据 信号包含所述第一数据信号、所述第二数据信号及第三数据信号。
7. 如权利要求6所述的显示器，其特征在于，所述第2A子像素包含一第2A像素电极， 所述第2B子像素包含一第2B像素电极，所述第1A子像素包含一第1A像素电极，所述第1B 子像素包含一第1B像素电极，所述第4A子像素包含一第4A像素电极，所述第4B子像素包 含一第4B像素电极，所述第3A子像素包含一第3A像素电极，所述第3B子像素包含一第3B 像素电极以及一第3B晶体管，且所述第2A漏极与所述第2B源极是透过所述第2A像素电 极耦合，所述第2B漏极耦合至所述第2B像素电极，所述第1A漏极与所述第1B源极是透过 所述第1A像素电极耦合，所述第1B漏极耦合至所述第1B像素电极，所述第4A漏极与所述 第4B源极是透过所述第4A像素电极耦合，所述第4B漏极耦合至所述第4B像素电极，所述 第3A漏极与所述第3B源极是透过所述第3A像素电极耦合，所述第3B漏极耦合至所述第 3B像素电极。
8. 如权利要求7所述的显示器，其特征在于，所述第2A子像素还包含一第2A液晶电容 耦合于所述第2A像素电极与共通电极间，所述第2B子像素还包含一第2B液晶电容耦合于 所述第2B像素电极与所述共通电极间，所述第1A子像素还包含一第1A液晶电容耦合于所 述第1A像素电极与所述共通电极间，所述第1B子像 素还包含一第1B液晶电容耦合于所述 第1B像素电极与所述共通电极间，所述第4A子像素还包含一第4A液晶电容耦合于所述第 4A像素电极与所述共通电极间，所述第4B子像素还包含一第4B液晶电容耦合于所述第4B 像素电极与所述共通电极间，所述第3A子像素还包含一第3A液晶电容耦合于所述第3A像 素电极与所述共通电极间，以及所述第3B子像素还包含一第3B液晶电容耦合于所述第3B 像素电极与所述共通电极间。
9. 如权利要求8所述的显示器，其特征在于，所述第2A子像素还包含一第2A储存电容 耦合于所述第2A像素电极与所述共通电极间，所述第2B子像素还包含一第2B储存电容耦 合于所述第2B像素电极与所述共通电极间，所述第1A子像素还包含一第1A储存电容耦合 于所述第1A像素电极与所述共通电极间，所述第1B子像素还包含一第1B储存电容耦合于 所述第1B像素电极与所述共通电极间，所述第4A子像素还包含一第4A储存电容耦合于所 述第4A像素电极与所述共通电极间，所述第4B子像素还包含一第4B储存电容耦合于所述 第4B像素电极与所述共通电极间，所述第3A子像素还包含一第3A储存电容耦合于所述第 3A像素电极与所述共通电极间，以及所述第3B子像素还包含一第3B储存电容耦合于所述 第3B像素电极与所述共通电极间。
10. 如权利要求6所述的显示器，其特征在于，所述第一像素、所述第二像素、所述第三 像素以及所述第四像素是根据所述第一数据信号的极性、所述第二数据信号的极性与所述 第三数据信号的极性相反，以一点转换方式运作。
11. 一种用于一显示器的显示电路，其特征在于，所述显示电路包含 一第一栅极线以及一第二栅极线，沿一行方向相邻且平行设置； 一第一数据线，沿一与所述行方向垂直的列方向设置；以及一第一像素，包含一第1A子像素，包含一第一开关以及一第一像素电极，且所述第一开关包含一控制端、一第一端以及一第二端，所述第一开关的所述控制端耦合于所述第二栅极线，所述第一 开关的所述第一端耦合于所述第一数据线，且所述第一开关的所述第二端耦合于所述第一 像素电极；一第1B子像素，包含一第二开关以及一第二像素电极，且所述第二开关包含一控制 端、一第一端以及一第二端；所述第二开关的所述控制端耦合于所述第一栅极线，所述第二 开关的所述第一端耦合于所述第一像素电极，且所述第二开关的所述第二端耦合于所述第 二像素电极，并且所述第二像素电极位于所述第一像素电极与所述第一数据线之间。
12. 如权利要求11所述的显示电路，其特征在于，所述显示电路还包含一第二数据线 以及一第二像素，所述第二数据线相邻于所述第一数据线，且所述第二像素包含一第2A子像素，包含一第一开关以及一第一像素电极，且所述第一开关包含一控制 端、一第一端以及一第二端，所述第一开关的所述控制端耦合于所述第二栅极线，所述第一 开关的所述第一端耦合于所述第二数据线，且所述第一开关的所述第二端耦合于所述第一 像素电极；以及一第2B子像素，包含一第二开关以及一第二像素电极，且所述第二开关包含一控制 端、一第一端以及一第二端；所述第二开关的所述控制端耦合于所述第一栅极线，所述第二 开关的所述第一端耦合于所述第一像素电极，且所述第二开关的所述第二端耦合于所述第 二像素电极，并且所述第一像素电极位于所述第二像素电极与所述第二数据线之间。
13. 如权利要求11所述的显示电路，其特征在于，所述显示电路还包含一第二数据线、 一第三栅极线以及一第三像素，所述第二栅极线位于所述第一栅极线与所述第三栅极线之 间，所述第二数据线相邻于所述第一数据线，且所述第三像素包含一第3A子像素，包含一第一开关以及一第一像素电极，且所述第一开关包含一控制 端、一第一端以及一第二端，所述第一开关的所述控制端耦合于第三栅极线，所述第一开关 的所述第一端耦合于所述第二数据线，且所述第一开关的所述第二端耦合于所述第一像素 电极；以及一第3B子像素，包含一第二开关以及一第二像素电极，且所述第二开关包含一控制 端、一第一端以及一第二端；所述第二开关的所述控制端耦合于所述第二栅极线，所述第二 开关的所述第一端耦合于所述第一像素电极，且所述第二开关的所述第二端耦合于所述第 二像素电极，并且所述第二像素电极位于所述第一像素电极与所述第二数据线之间。
14. 如权利要求12所述的显示电路，其特征在于，所述显示电路还包含一第三栅极线 以及一第三像素，所述第二栅极线位于所述第一栅极线与第三栅极线之间，所述第二数据 线相邻于所述第一数据线，且所述第三像素包含一第3A子像素，包含一第一开关以及一第一像素电极，且所述第一开关包含一控制 端、一第一端以及一第二端，所述第一开关的控制端耦合于所述第三栅极线，所述第一开关 的所述第一端耦合于所述第二数据线，且所述第一开关的所述第二端耦合于所述第一像素 电极；以及一第3B子像素，包含一第二开关以及一第二像素电极，且所述第二开关包含一控制 端、一第一端以及一第二端；所述第二开关的所述控制端耦合于所述第二栅极线，所述第二开关的第一端耦合于所述第一像素电极，且所述第二开关的所述第二端耦合于所述第二像 素电极，并且所述第二像素电极位于所述第一像素电极与所述第二数据线之间。
全文摘要
本发明提供一种用于一显示器的显示电路及显示器。显示器包含一栅极驱动装置、一数据驱动装置以及显示电路。显示电路具有至少一显示单元，其具有四个像素。各像素具有二个子像素，而各个子像素具有一晶体管并耦合至一个像素电极。各像素的二子像素的晶体管透过串接方式电性连接至数据驱动装置。各像素的二子像素的晶体管分别电性连接至栅极驱动装置，以接受栅极驱动装置的信号，其中栅极驱动装置的信号是作为是否接受由数据驱动装置所提供的数据信号的开关信号。本发明的显示电路利用将各像素的二子像素串接以接收同一数据电压，并配合像素排列方式以及数据线与栅极线与像素的连接关系，减少了整体所需的数据线数目，降低了电子显示器的耗电量。
文档编号G09G3/20GK101777302SQ20101012945
公开日2010年7月14日 申请日期2010年3月4日 优先权日2010年3月4日
发明者吕昭良, 洪集茂, 蔡育铮, 郭峻廷, 陈耿铭 申请人:友达光电股份有限公司