专利名称：用于液晶显示器的dc-dc转换器的制作方法
技术领域：
本发明的实施例涉及用于液晶显示(IXD)设备的DC-DC转换器，所述DC-DC转换器接收AVDD电压，以产生用于所述LCD设备的驱动电压。
背景技术：
有源矩阵驱动的液晶显示(LCD)设备利用薄膜晶体管(TFT)作为开关元件来显示图像。由于IXD设备的优点，例如IXD设备能制造得更加小巧且紧凑，IXD设备正迅速地取代现有的阴极射线管(CRT)显示器，而成为包括便携式装置、办公设备、计算机和电视机等的各种设备的显示器。DC-DC转换器产生IXD面板所需的驱动电压。驱动电压包括正/负数据电压、栅脉冲的栅高压VGH/栅低压VGL以及公共电压Vcom。通常，DC-DC转换器对VDD电压进行升压，以产生用于IXD面板的驱动电压，所述VDD电压是约2. 8V至3. OV的DC电压。近来，正在开发大尺寸IXD面板。如果将接收现有VDD电压的DC-DC转换器用于这种大尺寸的LCD面板，那么它的效率会由于大的面板负载而降低，以致驱动电压发生变化， 从而降低LCD面板的图像质量。为了解决这一问题，已提议尝试将对约6V的AVDD电压进行升压的DC-DC转换器用于LCD设备，约6V的AVDD电压是相当高的外部DC电压。然而， 随着DC-DC转换器的输入端的电压升高，连接到所述输入端的寄生PN结部分变成导电的， 于是电流流过所述寄生PN结。这样就发生所谓“闭锁现象(latch-up phenomenon) 在较高温度的环境中，闭锁现象变得严重。如果在DC-DC转换器中发生闭锁现象，则能耗急剧升高，并且输出电压发生波动。
发明内容
本发明的实施例提供LCD设备的DC-DC转换器，所述DC-DC转换器在接收相当高的外部DC电压时能够防止闭锁现象发生。根据实施例，本发明提供一种液晶显示(IXD)设备的DC-DC转换器，所述DC-DC转换器包括第一电容器，连接在第一节点和第二节点之间；第二电容器，连接在第三节点和第四节点之间；以及第一二极管，连接在输入端和所述第一节点之间。所述DC-DC转换器进一步包括第二二极管，连接在所述第一节点和输出端之间。
所包括的附图提供对实施例的进一步理解，并且合并在说明书中且构成说明书的一部分。附图示出实施例并且与说明书一起用于解释实施例的原理。在附图中
图1是示出根据实施例的IXD设备的视图；图2到图4示出像素阵列的各种示范性等效电路；图5是示出根据实施例的DC-DC转换器的电路图；图6是表示图5中的晶体管在每个阶段的导通/截止状态的视图；图7示出图5中所示的DC-DC转换器的第一节点电压C21P、栅高压VGH、栅低压 VGL以及AVDD输入端电流i AVDD在每个阶段的波形；图8是示出图5的第一电容器的充电路径和经过连接到图5的第一晶体管的寄生 BJT的闭锁电流路径的电路图；以及图9是示出图5的第二电容器的充电路径和经过连接到图5的第四晶体管的寄生 BJT的闭锁电流路径的电路图。
具体实施例方式以下将参照附图对本发明的示范性实施例进行更详细的描述，其中在整个说明书和附图中，相同的标号可用来表示相同的或实质相同的元件。如果被认为会造成本发明的要点不清楚，则那些对于熟知的功能或构造的详细描述将被省略。参照图1，根据实施例的液晶显示(IXD)设备包括IXD面板100、数据驱动器、栅驱动器、时序控制器Iio以及电源电路模块150。IXD面板100包括在上玻璃基板和下玻璃基板之间形成的液晶层。IXD面板100包括在栅线和数据线的交叉处排列成矩阵图案的像素。LCD面板的像素阵列包括以图2至图 4所示的各种结构来实现的TFT阵列和滤色器阵列。LCD面板100的TFT阵列基板包括数据线；与数据线交叉的栅线；在数据线和栅线交叉处形成的TFT(薄膜晶体管)；液晶单元的像素电极；以及分别连接到所述像素电极的存储电容器Cst。像素中的液晶分子由施加在公共电极和连接到TFT的像素电极之间的电场来驱动。IXD面板100的滤色器阵列基板包括黑矩阵；滤色器；以及公共电极。偏振膜附着到每个上玻璃基板和下玻璃基板上。取向膜也附着到每个上玻璃基板和下玻璃基板上，以设定液晶分子的预倾角。可按照例如TN(扭曲向列)模式和VA(垂直取向)模式的垂直电场驱动模式或者例如IPS (面内切换)模式和FFS (边缘场切换)模式的水平电场驱动模式来实现LCD设备。 IXD设备可实现为透射型IXD设备、透射-反射型IXD设备和反射型IXD设备。透射型IXD 设备或透射-反射型LCD设备需要背光单元。背光单元可实现为直下型背光单元或边缘型背光单元。数据驱动器包括多个源驱动IC140。源驱动IC 140在时序控制器110的控制下锁存从时序控制器110输入的数字视频数据。然后，源驱动IC 140将数字视频数据转换成正 /负伽玛参考电压GMAl至GMAn，以产生正/负数据电压。从源驱动IC 140输出的正/负数据电压提供给LCD面板的数据线。通过COG (玻璃上芯片)工艺或TAB (卷带自动结合) 工艺将源驱动IC 140连接到IXD面板100的数据线。栅驱动器包括电平转换器120和移位寄存器130，在时序控制器110的控制下，所述栅驱动器顺序地将栅脉冲提供给栅线。所述栅脉冲在栅高压VGH和栅低压VGL之间变化。电平转换器120把从时序控制器110输入的栅移位时钟除以N (N是不小于2的整数)，并且输出N相时钟信号。电平转换器120将从时序控制器110输入的栅启动脉冲GST和N相时钟信号的TTL(晶体管-晶体管逻辑)电压电平转换成栅高压VGH和栅低压VGL。 栅高压VGH和栅低压VGL被作为移位寄存器130和在IXD面板100的像素阵列中形成的 TFT的操作电压。移位寄存器130包括顺序串联的多个阶。通过GIP (面板内栅极)工艺， 将移位寄存器130与像素阵列一同形成在TFT阵列基板上。移位寄存器130顺序地将栅脉冲提供给栅线。时序控制器110将从主系统200输入的数字视频数据进行再排列，并将经过再排列的数字视频数据提供给源驱动IC 140。根据从主系统200输入的时序信号，例如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE或点时钟CLK，时序控制器110产生用于控制电平转换器120的操作时序的栅时序控制信号和用于控制源驱动IC 140的操作时序的源时序控制信号。主系统200包括例如缩放器的图形处理电路和产生将要提供给电源电路150的输入电压Vin的电源电路，图形处理电路对从外部视频源(未示出)或广播接收电路(未示出)输入的RGB视频数据的分辨率进行内插，以便与LCD面板100的分辨率一致，并且执行信号内插处理。通过例如LVDS(低压差分信号)接口或TMDS(最小化传输差分信号)接口这样的接口，主系统200将输入图像数据提供给时序控制器110，并且将时序信号Vsync、 Hsync, DE和CLK提供给时序控制器110。电源电路150接收约6V的AVDD，并利用DC-DC转换器和稳压器将AVDD进行升压， 以输出IXD面板100的逻辑电源电压Vcc和例如VGH、VGL、Vcom以及GMAl至GMAn这样的驱动电压。输入约3. 3V的逻辑电源电压Vcc，以给LCD面板的驱动器IC提供电力。栅高压 VGH大于15V，而栅低压VGL小于-5V。栅高压VGH和栅低压VGL通过图5所示的DC-DC转换器输出。电压在7V和9V之间的公共电压提供给LCD面板100的公共电极。正/负伽玛参考电压GMAl至GMAn被分压电路分压，并且被输入到源驱动IC140。正/负伽玛参考电压 GMAl至GMAn包括高于公共电压Vcom的正伽玛参考电压和低于公共电压Vcom的负伽玛参考电压。图2至图4示出像素阵列的各种示范性等效电路。参照图2至图4，D1至D6表示数据线，而Gl至G8表示栅线。在图2所示的像素阵列中，一个像素包括沿着垂直于列方向的直线方向(即行方向)顺序地布置的红子像素R、绿子像素G和蓝子像素B。红子像素R沿着列方向布置。绿子像素G沿着列方向布置，且蓝子像素B也沿着列方向布置。在图2所示的像素阵列中，TFT响应来自栅线Gl至G4的栅脉冲，把数据电压从数据线Dl至D6提供给布置在数据线Dl至D6的左侧(或右侧)的像素电极。当像素阵列的分辨率为mX η (m和η每个都是不小于2的整数)时，如图2示出的像素阵列需要mX 3 (此处，“3”表示R、G和B)条数据线和η条栅线。在图3所示的像素阵列中，与图2的像素阵列相比，为具有与图2的像素阵列相同的分辨率所需的数据线的数量能减少1/2 ；而所需的源驱动IC的数量也能减少1/2。提供给图3所示的像素阵列的数据线Dl至D4的数据电压的频率比提供给图2所示的像素阵列的数据线的数据电压的频率高2倍。当图3所示的像素阵列的分辨率为mXn时，需要 ImX 3 (此处，“3”表示R、G和B)} /2条数据线和2n条栅线。在图3所示的像素阵列中，一个像素包括沿着垂直于列方向的行方向顺序地布置的红子像素R、绿子像素G和蓝子像素B。在本像素阵列中，红子像素R沿着列方向布置，绿子像素G沿着列方向布置，而且蓝子像素B也沿着列方向布置。在这个像素阵列中，在左右方向上彼此相対的子像素共享同一数据线，并且被通过该共享的数据线提供的数据电压以时分方式順序地充电。为便于阐明，将在数据线Dl至D4的左侧布置的子像素和TFT分別称作第一液晶単元和第一 TFT Tl，而将在数据线Dl至D4的右侧布置的子像素和TFT分別称作第二液晶単元和第二 TFT T2。第一 TFT Tl响应来自奇数编号的栅线G1、G3、G5和G7 的栅脉冲，将数据电压从数据线Dl至D4提供给第一液晶単元的像素电极。第一 TFT Tl的栅极连接到奇数编号的栅线G1、G3、G5和G7，第一 TFT Tl的漏极连接到数据线Dl至D4，第一 TFT Tl的源极连接到第一液晶単元的像素电极。第二 TFT T2响应来自偶数编号的栅线 G2、G4、G6和G8的栅脉冲，将数据电压从数据线Dl至D4提供给第二液晶単元的像素电极。 第二 TFT T2的栅极连接到偶数编号的栅线G2、G4、G6和G8，第二 TFT T2的漏极连接到数据线Dl至D4，第二 TFT T2的源极连接到第二液晶単元的像素电极。在图4所示的像素阵列中，与图2所示的像素阵列相比，为具有与图2所示的像素阵列相同的分辨率所需的数据线的数量能减少1/3，且所需的源驱动IC的数量能减少1/3。 当图4所示的像素阵列的分辨率为mXn吋，需要m条数据线和3η条栅线。在图4所示的像素阵列中，一个像素包括沿着列方向順序地布置的红子像素R、绿子像素G和蓝子像素B。红子像素R沿着行方向布置，绿子像素G沿着行方向布置，且蓝子像素B也沿着行方向布置。TFT响应来自栅线Gl至G6的栅脉冲，将数据电压从数据线Dl 至D6提供给布置在数据线Dl至D6的左侧(或右侧)的液晶単元的像素电极。參照图2至图4，“R0”、“G0”和“Β0”表示沿着像素阵列中的行方向(參照图2和图3)或沿着像素阵列中的列方向(參照图4)布置的像素中的奇数编号像素的红、绿和蓝子像素。“RE”、“GE”和“BE”表示沿着像素阵列中的行方向或沿着像素阵列中的列方向布置的像素中的偶数编号像素的红、绿和蓝子像素。图5是示出根据实施例的DC-DC转换器的电路图。图6是表示图5中的晶体管在每个阶段的导通/截止状态的视图。图7示出图5中所示的DC-DC转换器的第一节点电压 C21P、栅高压VGH、栅低压VGL以及AVDD输入端电流i AVDD在每个阶段的波形。參照图5至图7，DC-DC转换器实现为CMOS IC (互补金属氧化物半导体IC)封装。 DC-DC转换器包括第一 TFT Q1，连接在AVDD输入端和第一节点nl之间；第一电容器Cl， 连接在第一节点nl和第二节点n2之间；第二晶体管Q2，连接在第二节点n2和基础电压源 VSS之间；第三晶体管Q3，连接在第二节点n2和AVDD输入端之间；第四晶体管Q4，连接在第一节点nl和第三节点n3之间；第二电容器C2，连接在第三节点η3和第四节点η4之间； 第五晶体管Q5，连接在第四节点η4和基础电压源VSS之间；第六晶体管Q6，连接在第四节点η4和AVDD输入端之间；第七晶体管Q7，连接在第三节点η3和VGH输出端之间；第八晶体管Q8，连接在第四节点η4和VGL输出端之间；第一ニ极管D1，连接在AVDD输入端和第一节点nl之间；以及第ニニ极管D2，连接在第一节点nl和VGH输出端之间。第一、三、四、六和七晶体管Ql、Q3、Q4、Q6和Q7实现为ρ型MOSFET (金属氧化物半导体FET)，而第二、五和八晶体管Q2、Q5和Q8实现为η型M0SFET。在图5中，“ C21P”表示第一节点nl的电压，“C21N”表示第二节点n2的电压，而 “C22P”表示第三节点η3的电压。“C22N”表示第四节点η4的电压。
分別施加到晶体管Ql至Q8的栅极上的栅电压VGl至VG8由DC-DC转换器控制逻辑(未示出)产生。DC-DC转换器控制逻辑产生如图6所示的栅电压VGl至VG8，从而根据每个阶段来控制DC-DC转换器的操作。如图7所示，在从初始时刻起的预定时间内，栅高压 VGH被升压；该初始时刻是AVDD电压输入到DC-DC转换器的时刻。响应栅电压VGl和VG2，第一和第二晶体管Ql和Q2在阶段1、阶段3和阶段5同时导通，并将AVDD电压提供给第一节点nl，以给第一电容器Cl充电。第一栅电压VGl提供给第一晶体管Ql的栅极。第一晶体管Ql的源极连接到AVDD输入端，而第一晶体管Ql的漏极连接到第一节点nl。第二栅电压VG2提供给第二晶体管Q2的栅极。第二晶体管Q2的源极和漏极分别连接到基础电压源VSS和第二节点π2。响应栅电压VG3、VG4和VG5，第三至第五晶体管Q3、Q4和Q5在阶段2和阶段4同时导通，并将AVDD电压提供给第二节点π2，以对第一节点电压C21P进行升压，然后将升压后的第一节点电压C21P提供给第三节点π3，以给第二电容器C2充电。第三栅电压VG3提供给第三晶体管Q3的栅极。第三晶体管Q3的源极和漏极分别连接到AVDD输入端和第二节点η2。第四栅电压VG4提供给第四晶体管Q4的栅极。第四晶体管Q4的源极和漏极分别连接到第一节点nl和第三节点π3。第五栅电压VG5提供给第五晶体管Q5的栅极。第五晶体管Q5的源极和漏极分别连接到基础电压源VSS和第四节点n4。响应栅电压VG6和VG7，第六和第七晶体管Q6和Q7在阶段1、阶段3和阶段5同时导通，并将AVDD电压提供给第四节点π4，以对第三节点电压C22P进行升压，然后将升压后的第三节点电压C22P提供给VGH输出端。第六栅电压VG6提供给第六晶体管Q6的栅极。 第六晶体管Q6的源极和漏极分别连接到AVDD输入端和第四节点π4。第七栅电压VG7提供给第七晶体管Q7的栅极。第七晶体管Q7的源极和漏极分别连接到第三节点π3和VGH输出端。第八晶体管Q8在阶段1至阶段5期间保持截止状态。在阶段5以后，第八晶体管 Q8导通，以将第四节点电压C22N提供给VGL输出端作为栅低压VGL。第八栅电压VG8提供给第八晶体管Q8的栅极。第八晶体管Q8的源极和漏极分别连接到VGL输出端和第四节点 η40如图7所示，第一节点电压C21P在阶段1被充电到AVDD，在阶段2升高到 AVDD+ Δ 1，在阶段3下降到AVDD，在阶段4升高到AVDD+ Δ 2，随后在阶段5下降到AVDD。如图7所示，栅高压VGH连续地在阶段1升高到AVDD，在阶段2升高到AVDD+ Δ 3，在阶段3升高到AVDD+ Δ 4，在阶段4升高到AVDD+ Δ 5，随后在阶段5升高到AVDD+ Δ 6。如图8所示，第一节点电压C21P被电流Ι(ΜΡ5)和电流Λ5充电，其中电流I (ΜΡ5) 在阶段1、阶段3和阶段5经由第一晶体管Ql流到第一节点nl，而电流Λ5流经连接到第一晶体管Ql的寄生PNP型BJT(双极型晶体管)Pl的发射极和基板。如图8所示，第二节点电压C22P在阶段2和阶段4被粗实线所表示的电流充电。第一ニ极管Dl的阳极和阴极分别连接到AVDD输入端和第一节点nl。第一ニ极管Dl可以选用齐纳ニ极管。当AVDD输入端的电压和第一节点电压C21P之间的电压差升高到大于阈值电压Vth吋，第一ニ极管Dl导通，以将第一节点电压C21P调节到ADD-Vth，从而防止闭锁现象。如图8所示，如果没有第一ニ极管D1，则会发生闭锁现象，此时AVDD输入端处的电压被电流Ipc5和闭锁；电流Ipc5和经过连接到第一晶体管Ql的寄生BJT Pl 和附流到基础电压源VSS。发生闭锁的条件是(AVDD-0.7) >02び，其中“0.7￥”是连接到第一晶体管Ql的寄生BJT Pl和附的阈值电压。在满足闭锁条件{(AVDD-0. 7V) > C21P} 之前，第一ニ极管Dl导通，从而防止电流流经连接到第一晶体管Ql的寄生BJT Pl和附，即防止了闭锁现象。第二ニ极管D2的阳极和阴极分别连接到第一节点nl和VGH输出端。第二ニ极管 D2可以选用齐纳ニ极管。当第一节点电压C21P和通过VGH输出端输出的栅高压之间的电压差升高到大于阈值电压Vth吋，第二ニ极管D2导通，以将栅高压VGH调节到C21P-Vth，从而防止闭锁现象。这里，“C2IP”在阶段2等于2 X AVDD。如图9所示，如果没有第二ニ极管D2，则当满足闭锁条件(C21P-0. 7V) > VGH吋， 电流Ipc5和会导致闭锁现象；电流Ipc5和经过连接到第四晶体管Q4的寄生 BJT P2和N2流到基础电压源VSS。这里，“0. 7V”表示连接到第一晶体管Ql的BJT P2和 N2的阈值电压。在满足闭锁条件{(AVDD-0. 7V) > C21P}之前，第二ニ极管D2导通，以防止闭锁现象，在发生闭锁现象吋，电流流经连接到第四晶体管Q4的寄生BJT P2和N2。如图8和图9所示，DC-DC转换器进ー步包括第三ニ极管D3和第三电容器C3，第三ニ极管D3和第三电容器C3彼此并联连接在VGL输出端和基础电压源VSS之间。如上所述，本发明的实施例具有连接在DC-DC转换器的输入端和输出端之间的ニ 极管，从而防止在DC-DC转换器中发生闭锁现象。因此，能够提高DC-DC转换器的稳定性。尽管參照本发明的若干示范性实施例对本发明进行了描述，但是应当理解，本领域的技术人员能够想到落入本发明的原理的范围内的许多其它的修改和实施例。更具体来说，在说明书、附图以及所附权利要求书的范围内，对主题組合排列的布置和/或构成部件进行各种变形和修改是可能的。除了对构成部件和/或布置的变形和修改之外，选择性的利用也是对于本领域技术人员显而易见的。
权利要求
1.液晶显示设备的DC-DC转换器，所述DC-DC转换器利用多个晶体管和电容器将通过输入端输入的DC电压进行升压，以产生用于所述LCD设备的驱动电压，并通过输出端输出所述驱动电压，所述DC-DC转换器包括第一电容器，连接在第一节点和第二节点之间； 第二电容器，连接在第三节点和第四节点之间；以及第一二极管，连接在所述输入端和所述第一节点之间。
2.权利要求1所述的DC-DC转换器，进一步包括 第二二极管，连接在所述第一节点和所述输出端之间。
3.权利要求1所述的DC-DC转换器，其中所述第一二极管包括连接到所述输入端的阳极和连接到所述第一节点的阴极。
4.权利要求2所述的DC-DC转换器，其中所述第二二极管包括连接到所述第一节点的阳极和连接到所述输出端的阴极。
5.权利要求1所述的DC-DC转换器，其中所述驱动电压包括施加给所述LCD设备的栅线的栅高压。
6.权利要求1所述的DC-DC转换器，其中所述DC电压是约6V的AVDD电压。
7.权利要求1所述的DC-DC转换器，其中所述晶体管包括第一晶体管，所述第一晶体管包括被提供第一栅电压的栅极，连接到所述输入端的源极以及连接到所述第一节点的漏极；第二晶体管，所述第二晶体管包括被提供第二栅电压的栅极，连接到基础电压源的源极以及连接到所述第二节点的漏极；第三晶体管，所述第三晶体管包括被提供第三栅电压的栅极，连接到输入端的源极以及连接到所述第二节点的漏极；第四晶体管，所述第四晶体管包括被提供第四栅电压的栅极，连接到所述第一节点的源极以及连接到所述第三节点的漏极；以及第五晶体管，所述第五晶体管包括被提供第五栅电压的栅极，连接到所述基础电压源的源极以及连接到所述第四节点的漏极；其中所述第一和第二晶体管响应所述第一和第二栅电压在第一、第三和第五阶段导通，以给所述第一节点充电；并且所述第三至第五晶体管响应所述第三至第五栅电压在所述第一和第三阶段之间的第二阶段以及在所述第三和第五阶段之间的第四阶段导通，以对所述第一节点的电压进行升压，并将升压后的电压提供给所述第二节点。
8.权利要求7所述的DC-DC转换器，其中所述晶体管还包括第六晶体管，所述第六晶体管包括被提供第六栅电压的栅极，连接到所述输入端的源极以及连接到所述第四节点的漏极；以及第七晶体管，所述第七晶体管包括被提供第七栅电压的栅极，连接到所述第三节点的源极以及连接到所述输出端的漏极；其中所述第六和第七晶体管响应所述第六和第七栅电压在第一、第三和第五阶段导通，以对所述第二节点的电压进行升压，并将升压后的电压提供给所述输出端。
9.权利要求8所述的DC-DC转换器，其中所述晶体管还包括第八晶体管，所述第八晶体管包括被提供第八栅电压的栅极，连接到所述第二输出端的源极以及连接到所述第四节点的漏极；其中所述第八晶体管在第一至第五阶段保持截止状态，并响应第八栅电压在所述第五阶段以后导通，以将第四节点的电压提供给所述第二输出端作为施加给所述栅线的栅低压。
全文摘要
本发明公开一种液晶显示器(LCD)设备的DC-DC转换器，所述DC-DC转换器包括第一电容器，连接在第一节点和第二节点之间；第二电容器，连接在第三节点和第四节点之间；以及第一二极管，连接在输入端和所述第一节点之间。
文档编号G09G3/36GK102543020SQ20111044826
公开日2012年7月4日 申请日期2011年12月22日 优先权日2010年12月29日
发明者申城雨 申请人:乐金显示有限公司