专利名称：一种像素驱动电路的制作方法
技术领域：
本发明属于显示技术领域，具体涉及一种像素驱动电路的设计。
背景技术：
有源矩阵驱动的有机发光二极管(ActiveMatrix/Organic Light Emitting Diode, AMOLED)由于具有发光亮度高、驱动电压低、响应速度快、无视角限制、能效高、超轻超薄等优点，具有巨大的应用前景。现有的AMOLED像素电路的结构如图I所示，包括开关管T3，电容Cs，驱动管Tl和有机发光二极管0LED。开关管T3的控制极连接外部扫描信号Vscan，数据信号S从开关管 T3输入，在开关管T3关断后，数据信号存储在电容Cs中。在给定的发光期间，驱动管Tl根据电容Cs中所存储的数据信号产生相应的输出电流，该输出电流作为驱动电流Id驱动有机发光二极管OLED发出亮度与数据信号相应的光。通过改变开关管T3输入的数据信号S， 即可调整驱动管Tl的栅极电压，从而控制驱动电流Id的大小，相应控制发出的光的亮度， 流入有机发光二极管OLED中的驱动电流Id由如下等式得到Id = ^k{ygs - Vth)2其中，A = AifCoxI，μ @表示构成驱动管Tl沟道的半导体薄膜的场效应迁移率，
Cox表示驱动管Tl的栅绝缘层的电容，W表示驱动管Tl的沟道宽度，L表示驱动管Tl的沟道长度，k表示增益因子，Vgs表示驱动管Tl的栅极相对于源极的电压，Vth表示驱动管 Tl的阈值电压，根据上式可知，阈值电压的值影响流入有机发光二极管OLED的驱动电流的值。采用低温多晶硅TFT电路时，对于图I所示的像素电路，由于在激光晶化过程中的不均匀，面板上不同像素驱动管的阈值电压会有所不同，不同的阈值电压导致OLED的驱动电流Id有所差异，进而导致OLED的亮度不一致，使整个AMOLED显示屏亮度不均匀。另外，随着工作时间的延长，OLED的老化也会引起自身开启电压的升高，从而导致显示屏亮度下降。
发明内容
本发明的目的是为了解决现有的AMOLED像素电路造成的显示屏亮度不均匀的问题，提出了一种像素驱动电路。本发明的技术方案是一种像素驱动电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第一电容和发光器件，其中，第三晶体管的第一电流导通极与外部电源相连，第二电流导通极与第一晶体管的第一电流导通极相连；第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连；发光器件的阴极耦接至地电位；第四晶体管的第一电流导通极与外部电源相连，第四晶体管的第二电流导通极、第二晶体管的第一电流导通极和第五晶体管的第一电流导通极相连；第五晶体管的第二电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连；第二晶体管的第二电流导通极与外部的脉冲信号相连；第三晶体管的控制极、第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连；第四晶体管的控制极与外部的第二扫描信号相连；第六晶体管的第二电流导通极与数据信号相连。作为一种优选方案，所述第三晶体管为P沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由低电平变为并保持第一高电平，脉冲信号由第二高电平变为并保持地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持第一高电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持低电平；在第三阶段，第一扫描信号变为并保持低电平，第二扫描信号保持低电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。作为另一种优选方案，所述第三晶体管为N沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持低电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持第一高电平；在第三阶段，第一扫描信号变为并保持第一高电平，第二扫描信号保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。为了解决上述问题，本发明还提出了一种像素驱动电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第一电容和发光器件，其中，第三晶体管的第一电流导通极与外部电源相连，第二电流导通极与第一晶体管的第一电流导通极相连；第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连；发光器件的阴极耦接至地电位；第四晶体管的第一电流导通极与外部电源相连，第四晶体管的第二电流导通极、 第二晶体管的第一电流导通极和第五晶体管的第一电流导通极相连，第五晶体管的第二电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连；第二晶体管的第二电流导通极与外部的脉冲信号相连；第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连；第四晶体管的控制极与外部的第二扫描信号相连；第三晶体管的控制极与外部的第三扫描信号相连；
第六晶体管的第二电流导通极与数据信号相连。作为一种优选方案，所述第三晶体管、第四晶体管、第五晶体管和第六晶体管为N 沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由低电平变为并保持第一高电平，第三扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持第一高电平， 脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持低电平，第三扫描信号保持低电平；在第三阶段，第一扫描信号变为并保持低电平，第二扫描信号保持低电平，第三扫描信号由低电平变为并保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。作为另一种优选方案，所述第三晶体管为N沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由第一高电平变为并保持低电平，第三扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持低电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持第一高电平，第三扫描信号保持低电平；在第三阶段，第一扫描信号变为并保持第一高电平，第二扫描信号保持第一高电平，第三扫描信号由低电平变为并保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。为了解决上述问题，本发明还提出了一种像素驱动电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第一电容和发光器件，其中，第三晶体管的第一电流导通极与外部电源相连，第二电流导通极与第一晶体管的第一电流导通极相连；第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连；发光器件的阴极耦接至地电位；第四晶体管的第一电流导通极与外部电源相连，第四晶体管的第二电流导通极、 第五晶体管的第一电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连；第二晶体管的第一电流导通极与第五晶体管的第二电流导通极相连，第二晶体管的第二电流导通极与外部的脉冲信号相连；第三晶体管的控制极、第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连；第四晶体管的控制极与外部的第二扫描信号相连；第六晶体管的第二电流导通极与数据信号相连。作为一种优选方案，所述第三晶体管为P沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由低电平变为并保持第一高电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持第一高电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持低电平；在第三阶段，第一扫描信号变为并保持低电平，第二扫描信号保持低电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。作为另一种优选方案，所述第三晶体管为N沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持低电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持第一高电平；在第三阶段，第一扫描信号变为并保持第一高电平，第二扫描信号保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。为了解决上述问题，本发明还提出了一种像素驱动电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第一电容和发光器件，其中，第三晶体管的第一电流导通极与外部电源相连，第二电流导通极与第一晶体管的第一电流导通极相连；第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连；发光器件的阴极耦接至地电位；第四晶体管的第一电流导通极与外部电源相连，第四晶体管的第二电流导通极、 第五晶体管的第一电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连；第二晶体管的第一电流导通极与第五晶体管的第二电流导通极相连，第二晶体管的第二电流导通极与外部的脉冲信号相连；第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连；第四晶体管的控制极与外部的第二扫描信号相连；第三晶体管的控制极与外部的第三扫描信号相连；第六晶体管的第二电流导通极与数据信号相连。作为一种优选方案，所述第三晶体管、第四晶体管、第五晶体管和第六晶体管为N 沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由低电平变为并保持第一高电平，第三扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持第一高电平， 脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持低电平，第三扫描信号保持低电平；在第三阶段，第一扫描信号变为并保持低电平，第二扫描信号保持低电平，第三扫描信号变为并保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。作为另一种优选方案，所述第三晶体管为N沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由第一高电平变为并保持低电平，第三扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持低电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持第一高电平，第三扫描信号保持低电平；在第三阶段，第一扫描信号变为并保持第一高电平，第二扫描信号保持第一高电平，第三扫描信号变为并保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。本发明的有益效果本发明的像素驱动电路通过六个晶体管连接的设置，以及相应的驱动时序的控制，使第二晶体管的阈值电压与第一晶体管的阈值电压相抵消，从而使得发光阶段流过发光器件的驱动电流不受第一晶体管的阈值电压的影响，也即接收相同数据信号，各像素电路中的驱动电流是相同的，则接收相同数据信号，因而各像素电路中发光器件的亮度是一致的，可以确保整个显示屏亮度的均匀性；随着工作时间的延长，发光器件的老化会引起自身开启电压的升高，在本发明驱动电路中的发光阶段，第一晶体管的栅极相对于源极的电压始终保持一样的电平，因此第一晶体管输出的驱动电流不会随发光器件的老化而变化；同时，在第一阶段和第二阶段，发光器件处于反向偏置，这能有效降低发光器件的老化。
图I是现有的像素驱动电路结构示意图。图2是本发明实施例一的第一优选方式像素驱动电路结构示意图。图3是本发明实施例一的第一优选方式各扫描信号的时序控制图。图4是本发明实施例一的第二优选方式像素驱动电路结构示意图。图5是本发明实施例一的第二优选方式各扫描信号的时序控制图。图6是本发明实施例二的第一优选方式像素驱动电路结构示意图。图7是本发明实施例二的第一优选方式各扫描信号的时序控制图。图8是本发明实施例二的第二优选方式像素驱动电路结构示意图。图9是本发明实施例二的第二优选方式各扫描信号的时序控制图。图10是本发明实施例三的第一优选方式像素驱动电路结构示意图。图11是本发明实施例三的第一优选方式各扫描信号的时序控制图。图12是本发明实施例三的第二优选方式像素驱动电路结构示意图。图13是本发明实施例三的第二优选方式各扫描信号的时序控制图。图14是本发明实施例四的第一优选方式像素驱动电路结构示意图。图15是本发明实施例四的第一优选方式各扫描信号的时序控制图。
图16是本发明实施例四的第二优选方式像素驱动电路结构示意图。图17是本发明实施例四的第二优选方式各扫描信号的时序控制图。
具体实施例方式下面结合具体实施方式
并对照附图对本发明做进一步详细说明。实施例一具体结构示意图如图2所示，包括第一晶体管Tl、第二晶体管T2、第三晶体管 T3、第四晶体管T4、第五晶体管T5、第六晶体管T6，电容Cs和发光器件，其中，T3的第一电流导通极与外部电源VDD相连，第二电流导通极与Tl的第一电流导通极相连；T6的第一电流导通极与Tl的第二电流导通极、发光器件的阳极、电容Cs的第一端相连；发光器件的阴极耦接至地电位VSS ；Τ4的第一电流导通极与外部电源VDD相连，Τ4的第二电流导通极、Τ2的第一电流导通极和Τ5的第一电流导通极相连，Τ5的第二电流导通极和Τ2的控制极、Tl的控制极、电容Cs的第二端相连；Τ2的第二电流导通极与外部的脉冲信号Vc相连；Τ3的控制极、Τ5的控制极和Τ6的控制极与外部的第一扫描信号Vscanl相连；Τ4的控制极与外部的第二扫描信号Vscan2相连；T6的第二电流导通极与数据信号Vdata相连。这里的发光器件是以有机发光二极管OLED为例进行说明的。可以看出，晶体管的栅极作为控制极，第一电流导通极和第二电流导通极均可以是晶体管的源极，也可以是漏极。这里脉冲信号Vc可以直接与地电位VSS相连。实施例一的第一优选方式，具体如图2所示第三晶体管T3为P沟道多晶硅薄膜晶体管，第四晶体管T4、第五晶体管T5、第六晶体管T6为N沟道多晶硅薄膜晶体管，第一扫描信号Vscanl、第二扫描信号Vscan2、脉冲信号Vc和数据信号Vdata的每一周期的控制时序分为三个阶段进行，如图3所示，具体的控制时序如下在第一阶段，第一扫描信号Vscanl和第二扫描信号Vscan2由低电平VGL变为并保持第一高电平VGH，脉冲信号Vc由第二高电平VCH变为并保持地电位VSS，数据信号 Vdata由地电位VSS变为并保持VSS-Λ Vdata ;在第二阶段，第一扫描信号Vscanl保持第一高电平VGH，脉冲信号Vc保持地电位VSS，数据信号Vdata保持VSS- Δ Vdata,第二扫描信号 Vscan2变为并保持低电平VGL ;在第三阶段，第一扫描信号Vscanl变为并保持低电平VGL， 第二扫描信号Vscan2保持低电平VGL，脉冲信号Vc变为并保持第二高电平VCH，数据信号 Vdata变为并保持地电位VSS。这里的VSS-AVdata为数据电位，数据电位小于地电位，具体的AVdata可以根据需要进行选取。这里的VGH、VGL、VDD、VSS、VCH和Λ Vdata可以采取如下一组值VGH = 15V, VGL = -15V, VDD = 9V, VSS = -3V, VCH = 7V, Δ Vdata 0. 5-5V。这里只给出了一组具体的值，本领域的技术人员可以根据不同的亮度要求、OLED效率、像素大小、TFT性能等，进行具体的选取。以下实施例与此相同，不再详细说明。具体工作过程如下第一阶段，在第一扫描信号Vscanl的作用下，第五晶体管Τ5和第六晶体管Τ6处于导通状态，第三晶体管T3处于关闭状态；在第二扫描信号Vscan2的作用下，第四晶体管 T4处于导通状态；脉冲信号Vc由第二高电平VCH变为并保持地电位VSS ;数据信号Vdata 由地电位VSS变为并保持VSS-Λ Vdata。经第四晶体管T4和第五晶体管T5，B点电位被充到一个高电平，A点电位保持VSS-Λ Vdata。第二阶段，在第二扫描信号Vscan2的作用下， 第四晶体管T4处于关闭状态；在第一扫描信号Vscanl的作用下,第五晶体管T5和第六晶体管T6处于导通状态，第三晶体管T3处于关闭状态；脉冲信号Vc保持地电位VSS ;数据信号Vdata保持VSS- Δ vdata。B点电位经第五晶体管T5和第二晶体管T2放电。当B点电位为Vth2+VSS时，放电过程结束，其中Vth2为第二晶体管T2的阈值电压。在第一阶段和第二阶段，A点电位始终保持为VSS- Δ Vdata,即OLED阳极电位VSS- Δ Vdata始终小于OLED阴极电位VSS。因此，在第一阶段和第二阶段，OLED处于反向偏置状态。在第二阶段结束时， 第一晶体管Tl的控制极电位为Vth2+VSS，第一晶体管Tl的源极电位为VSS-Λ Vdata，即存储于电容Cs中的电压为Vth2+ Δ Vdata0第三阶段，在第二扫描信号Vscan2的作用下，第四晶体管T4处于关闭状态；在第一扫描信号Vscanl的作用下，第五晶体管T5和第六晶体管 T6处于关闭状态，第三晶体管T3处于导通状态；第一晶体管Tl根据电容Cs中所存储的电压产生相应的输出电流。该输出电流作为驱动电流Id驱动有机发光二极管OLED发出亮度与数据信号相应的光。流入有机发光二极管OLED中的驱动电流Id由如下等式得到
权利要求
1.一种像素驱动电路，其特征在于，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第一电容和发光器件，其中，第三晶体管的第一电流导通极与外部电源相连，第二电流导通极与第一晶体管的第一电流导通极相连；第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连；发光器件的阴极耦接至地电位；第四晶体管的第一电流导通极与外部电源相连，第四晶体管的第二电流导通极、第二晶体管的第一电流导通极和第五晶体管的第一电流导通极相连；第五晶体管的第二电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连；第二晶体管的第二电流导通极与外部的脉冲信号相连；第三晶体管的控制极、第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连；第四晶体管的控制极与外部的第二扫描信号相连；第六晶体管的第二电流导通极与数据信号相连。
2.根据权利要求I所述的像素驱动电路，其特征在于，所述第三晶体管为P沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由低电平变为并保持第一高电平，脉冲信号由第二高电平变为并保持地电位，数据信号由地电位变为并保持数据电位；在第二阶段， 第一扫描信号保持第一高电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持低电平；在第三阶段，第一扫描信号变为并保持低电平，第二扫描信号保持低电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。
3.根据权利要求I所述的像素驱动电路，其特征在于，所述第三晶体管为N沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持地电位，数据信号由地电位变为并保持数据电位；在第二阶段， 第一扫描信号保持低电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持第一高电平；在第三阶段，第一扫描信号变为并保持第一高电平，第二扫描信号保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。
4.一种像素驱动电路，其特征在于，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第一电容和发光器件，其中，第三晶体管的第一电流导通极与外部电源相连，第二电流导通极与第一晶体管的第一电流导通极相连；第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连；发光器件的阴极耦接至地电位；第四晶体管的第一电流导通极与外部电源相连，第四晶体管的第二电流导通极、第二晶体管的第一电流导通极和第五晶体管的第一电流导通极相连，第五晶体管的第二电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连；第二晶体管的第二电流导通极与外部的脉冲信号相连；第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连；第四晶体管的控制极与外部的第二扫描信号相连；第三晶体管的控制极与外部的第三扫描信号相连；第六晶体管的第二电流导通极与数据信号相连。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述第三晶体管、第四晶体管、 第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由低电平变为并保持第一高电平，第三扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持第一高电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持低电平，第三扫描信号保持低电平；在第三阶段，第一扫描信号变为并保持低电平，第二扫描信号保持低电平，第三扫描信号由低电平变为并保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。
6.根据权利要求4所述的像素驱动电路，其特征在于，所述第三晶体管为N沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由第一高电平变为并保持低电平，第三扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持低电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持第一高电平，第三扫描信号保持低电平；在第三阶段，第一扫描信号变为并保持第一高电平，第二扫描信号保持第一高电平，第三扫描信号由低电平变为并保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。
7.一种像素驱动电路，其特征在于，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第一电容和发光器件，其中，第三晶体管的第一电流导通极与外部电源相连，第二电流导通极与第一晶体管的第一电流导通极相连；第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连；发光器件的阴极耦接至地电位；第四晶体管的第一电流导通极与外部电源相连，第四晶体管的第二电流导通极、第五晶体管的第一电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连；第二晶体管的第一电流导通极与第五晶体管的第二电流导通极相连，第二晶体管的第二电流导通极与外部的脉冲信号相连；第三晶体管的控制极、第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连；第四晶体管的控制极与外部的第二扫描信号相连；第六晶体管的第二电流导通极与数据信号相连。
8.根据权利要求7所述的像素驱动电路，其特征在于，所述第三晶体管为P沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由低电平变为并保持第一高电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持第一高电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持低电平；在第三阶段，第一扫描信号变为并保持低电平，第二扫描信号保持低电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。
9.根据权利要求7所述的像素驱动电路，其特征在于，所述第三晶体管为N沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持低电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持第一高电平；在第三阶段，第一扫描信号变为并保持第一高电平，第二扫描信号保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。
10.一种像素驱动电路，其特征在于，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第一电容和发光器件，其中，第三晶体管的第一电流导通极与外部电源相连，第二电流导通极与第一晶体管的第一电流导通极相连；第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连；发光器件的阴极耦接至地电位；第四晶体管的第一电流导通极与外部电源相连，第四晶体管的第二电流导通极、第五晶体管的第一电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连；第二晶体管的第一电流导通极与第五晶体管的第二电流导通极相连，第二晶体管的第二电流导通极与外部的脉冲信号相连；第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连；第四晶体管的控制极与外部的第二扫描信号相连；第三晶体管的控制极与外部的第三扫描信号相连；第六晶体管的第二电流导通极与数据信号相连。
11.根据权利要求10所述的像素驱动电路，其特征在于，所述第三晶体管、第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管，所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由低电平变为并保持第一高电平，第三扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持第一高电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持低电平，第三扫描信号保持低电平；在第三阶段，第一扫描信号变为并保持低电平，第二扫描信号保持低电平，第三扫描信号变为并保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。
12.根据权利要求10所述的像素驱动电路，其特征在于，所述第三晶体管为N沟道多晶硅薄膜晶体管，所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管， 所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行，具体的控制时序如下在第一阶段，第一扫描信号和第二扫描信号由第一高电平变为并保持低电平，第三扫描信号由第一高电平变为并保持低电平，脉冲信号由第二高电平变为并保持为地电位，数据信号由地电位变为并保持数据电位；在第二阶段，第一扫描信号保持低电平，脉冲信号保持地电位，数据信号保持数据电位，第二扫描信号变为并保持第一高电平，第三扫描信号保持低电平；在第三阶段，第一扫描信号变为并保持第一高电平，第二扫描信号保持第一高电平，第三扫描信号变为并保持第一高电平，脉冲信号变为并保持第二高电平，数据信号变为并保持地电位；所述数据电位小于地电位。
全文摘要
本发明公开了一种像素驱动电路，具体通过六个晶体管连接的设置，以及相应的驱动时序的控制，使第二晶体管的阈值电压与第一晶体管的阈值电压相抵消，从而使得发光阶段流过发光器件的驱动电流不受第一晶体管的阈值电压的影响，因而各像素电路中发光器件的亮度是一致的，可以确保整个显示屏亮度的均匀性；随着工作时间的延长，发光器件的老化会引起自身开启电压的升高，在本发明驱动电路中的发光阶段，第一晶体管的栅极相对于源极的电压始终保持一样的电平，因此第一晶体管输出的驱动电流不会随发光器件的老化而变化；同时，在第一阶段和第二阶段，发光器件处于反向偏置，还能有效降低发光器件的老化。
文档编号G09G3/32GK102610191SQ20121009666
公开日2012年7月25日 申请日期2012年4月5日 优先权日2012年4月5日
发明者张勇文, 陈文彬 申请人:电子科技大学